专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN117220672A 定时发生器作为电子电路的主时钟审中-实审
公开(公告)号：CN117220672A
公开(公告)日：2023-12-12
申请号：CN202310685702.7
申请日：2023-06-09
申请人：艾尔默斯半导体欧洲股份公司
发明人： A·斯罗维格 , F·芬克尔迪
IPC分类号： H03L7/191 , H03L7/099 , G06F1/06
摘要：一种作为电子电路的主时钟的定时发生器，其被布置和配置为生成包括粗码和多个精码的时间戳，定时发生器包括：具有奇数n个延迟元件的环形振荡器，其中每个延迟元件都具有延迟输出端，时钟信号出现在所述延迟输出端；时钟分频器，其连接到延迟输出端，并且在该输出端输出时钟分频器输出端信号；用于生成初始化信号以触发所述时钟分频器的启动电路；和时钟发生器，其进一步处理所述时钟信号并生成粗码；和输出端，在所述输出端输出所生成的时间戳，其中时间戳的精码由时钟分频器的时钟分频器输出端信号形成，并且所述粗码和所述精码包含冗余信息，使得所述精码相对于所述粗码不超过(n‑1)/2个时间差的时间偏移导致正确的时间戳。

2. 发明公开

CN111327315A 时钟频率供应装置和方法有权
公开(公告)号：CN111327315A
公开(公告)日：2020-06-23
申请号：CN201910671384.2
申请日：2019-07-24
申请人：三星电子株式会社
发明人：金成中
IPC分类号： H03L7/191 , H03L7/099
摘要：提供一种时钟频率供应装置和方法。所述时钟频率供应装置包括：频率调谐器，被配置为接收具有载波频率的输入信号，并且基于载波频率对振荡器的振荡频率进行调谐；注入器，被配置为在振荡频率的调谐被完成之后将输入信号直接注入振荡器；以及振荡器，被配置为基于注入的输入信号产生具有参考时钟频率的参考时钟信号。

3. 发明授权

CN113381756B 一种自动频率控制电路及锁相环电路有权
公开(公告)号：CN113381756B
公开(公告)日：2022-10-25
申请号：CN202110570792.6
申请日：2021-05-25
申请人：西安博瑞集信电子科技有限公司
发明人：王三路 , 李广进 , 张秀娟
IPC分类号： H03L7/191 , H03L7/099 , H03L7/087
摘要：本发明适用于射频集成电路领域，公开了自动频率控制电路和锁相环电路，锁相环电路包括自动频率控制电路，自动频率控制电路包括两个8分频器、两个采样器和自动频率控制器；一个8分频器接收参考信号，并对参考信号进行降频后输出分频信号；另一个8分频器接收压控振荡器输出的分频后的信号，并对压控振荡器输出的分频后的信号进行降频后输出分频信号；两个采样器分别利用锁相环电路的8/9分频器输出的分频信号作为时钟信号对两个8分频器输出的分频信号进行采样；自动频率控制器根据两个采样器的输出信号寻找目标频率所在的压控振荡器子带，并输出压控振荡器子带控制位信号给压控振荡器，该锁相环电路的整体工作速度能够得到提高。

4. 发明公开

CN114978161A 信号生成电路审中-实审
公开(公告)号：CN114978161A
公开(公告)日：2022-08-30
申请号：CN202210586698.4
申请日：2014-10-03
申请人：三菱电机株式会社
发明人：樋口和英 , 安藤畅彦 , 堤恒次 , 水谷浩之 , 桧枝护重
IPC分类号： H03L7/093 , H03L7/18 , H03L7/191 , G01S7/35 , G01S7/40 , G01S13/34 , H03B23/00 , H04B1/69
摘要：以往的信号生成电路具有在因外部干扰而导致VCO的V‑F特性急剧变化的情况下无法对线性调频信号的误差进行补偿的问题。本发明的信号生成电路包括：控制电压设定部，其利用表示输出频率相对于电压的特性的电压频率特性来设定针对线性调频信号的控制电压；电压控制振荡器，其利用控制电压来改变输出信号的频率；正交解调部，其对电压控制振荡器的输出信号进行正交解调，生成相互正交的同相信号及正交信号；以及频率检测部，其基于同相信号及正交信号，检测电压控制振荡器的输出信号的频率，控制电压设定部利用根据控制电压与电压控制振荡器的输出信号的频率之间的关系导出的电压频率特性，对控制电压进行校正，电压控制振荡器基于由控制电压设定部校正后的控制电压生成线性调频信号。

5. 发明授权

CN111327315B 时钟频率供应装置和方法有权
公开(公告)号：CN111327315B
公开(公告)日：2024-03-08
申请号：CN201910671384.2
申请日：2019-07-24
申请人：三星电子株式会社
发明人：金成中
IPC分类号： H03L7/191 , H03L7/099

6. 发明公开

CN113381756A 一种自动频率控制电路及锁相环电路有权
公开(公告)号：CN113381756A
公开(公告)日：2021-09-10
申请号：CN202110570792.6
申请日：2021-05-25
申请人：西安博瑞集信电子科技有限公司
发明人：王三路 , 李广进 , 张秀娟
IPC分类号： H03L7/191 , H03L7/099 , H03L7/087
摘要：本发明适用于射频集成电路领域，公开了自动频率控制电路和锁相环电路，锁相环电路包括自动频率控制电路，自动频率控制电路包括两个8分频器、两个采样器和自动频率控制器；一个8分频器接收参考信号，并对参考信号进行降频后输出分频信号；另一个8分频器接收压控振荡器输出的分频后的信号，并对压控振荡器输出的分频后的信号进行降频后输出分频信号；两个采样器分别利用锁相环电路的8/9分频器输出的分频信号作为时钟信号对两个8分频器输出的分频信号进行采样；自动频率控制器根据两个采样器的输出信号寻找目标频率所在的压控振荡器子带，并输出压控振荡器子带控制位信号给压控振荡器，该锁相环电路的整体工作速度能够得到提高。

7. 发明公开

CN107750432A 电子电路、锁相环、收发器电路、无线电台和分频方法无效
公开(公告)号：CN107750432A
公开(公告)日：2018-03-02
申请号：CN201580081003.5
申请日：2015-06-16
申请人：瑞典爱立信有限公司
发明人：斯塔凡·艾科 , 托尼·帕尔森 , 亨利克·斯约兰达
IPC分类号： H03L7/099 , H03L7/191 , H03L7/197 , H03K23/66 , H03K23/68
CPC分类号： H03L7/0996 , H03K23/667 , H03K23/68 , H03L7/191 , H03L7/1974
摘要：提供了一种电子电路，所述电子电路被布置为接收振荡信号并以具有通过分频比限定的与振荡信号的频率关系的频率来输出输出信号。所述电子电路包括：第一分频器，被布置为接收振荡信号并输出具有不同相位的N个分频信号；第二分频器，被布置为接收所述N个信号之一并通过由向第二分频器提供的第一控制信号给出的值来对所接收的信号进行分频；N个锁存器电路，每个锁存器电路被布置为在相应锁存器电路的计时输入处接收所述N个信号中的相应信号并且在相应锁存器电路的输入处接收第二分频器的输出；复用器电路，被布置为接收所述N个锁存器电路的输出并输出基于向复用器电路提供的第二控制信号从所接收的信号中选择的、所述输出信号基于的信号；以及控制电路，被布置为基于所述分频比来提供第一控制信号和第二控制信号。还提供了锁相环电路、收发器电路、无线电台以及对振荡信号进行分频的方法。

8. 发明专利

JP4781595B2 Phase frequency detector with no dead zone at low power with a charge pump 有权
公开(公告)号：JP4781595B2
公开(公告)日：2011-09-28
申请号：JP2001567132
申请日：2001-03-05
申请人：ディーエスピー、グループ、スイッツァランド、アクチェンゲゼルシャフト
发明人：マティアス、ローチャー
IPC分类号： H03L7/093 , H03L7/08 , H03L7/089 , H03L7/191
CPC分类号： H03L7/0896 , H03L7/0802 , H03L7/191

9. 发明专利

JP3824172B2 Pll circuit 失效
公开(公告)号：JP3824172B2
公开(公告)日：2006-09-20
申请号：JP50913297
申请日：1996-08-05
申请人：株式会社ルネサステクノロジ
发明人：志貴子名知 , 師久山本 , 誠降籏 , 文博高橋
IPC分类号： H03L7/087 , H03L7/089 , H03L7/091 , H03L7/14 , H03L7/191
CPC分类号： H03L7/0893 , H03L7/087 , H03L7/0891 , H03L7/091 , H03L7/14 , H03L7/148 , H03L7/191 , H04N5/44504

10. 发明专利

JP2975607B2 失效
公开(公告)号：JP2975607B2
公开(公告)日：1999-11-10
申请号：JP6552889
申请日：1989-03-16
申请人： SANYO DENKI KK
发明人： SATOMI HIDEO
IPC分类号： H04N9/793 , H03L7/10 , H03L7/191 , H03L7/199 , H04N5/12 , H04N5/932 , H04N5/95 , H04N9/89
摘要： An AFC circuit for use in a chrominance signal processing circuit of a VTR basically includes a VCO (9), a frequency divider (10-13) for frequency-dividing an output of the VCO, and a phase comparing circuit (17) for comparing phases of the output of the divider and a horizontal synchronizing signal extracted from an inputted video signal to supply an error output to the VCO. When a phase relation between the output of the divider and the horizontal synchronizing signal becomes a miss-locked state out of the phase-locked state, a frequency-dividing operation is stopped at a timing corresponding to the rising edge rise of a normally inputted signal in a phase-locked state and the frequency-dividing operation is restarted after the inputted horizontal synchronizing signal is counted (22) by a predetermined number. As a result, the phase-locked state of the inputted horizontal synchronizing signal and the output signal of the divider (10-13) is forcibly restored.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式