专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2023088705A2 HALBLEITERCHIP UND VERFAHREN ZUM VERBINDEN EINES HALBLEITERCHIPS MIT EINEM ANSCHLUSSTRÄGER MIT VERMINDERTEM RISIKO VON KURZSCHLÜSSEN ZWISCHEN ELEKTRISCHEN KONTAKTSTELLEN 审中-公开
公开(公告)号：WO2023088705A2
公开(公告)日：2023-05-25
申请号：PCT/EP2022/080922
申请日：2022-11-07
申请人： AMS-OSRAM INTERNATIONAL GMBH
发明人： MÜLLER, Klaus , HOLZAPFEL, Gerhard , KELLNER, Peter
IPC分类号： H01L21/60 , H01L23/488 , H01L23/485 , H01L33/62 , H01L2224/0401 , H01L2224/04026 , H01L2224/05073 , H01L2224/0508 , H01L2224/05082 , H01L2224/05083 , H01L2224/05084 , H01L2224/05111 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05169 , H01L2224/05171 , H01L2224/05564 , H01L2224/05611 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05666 , H01L2224/05669 , H01L2224/10145 , H01L2224/13007 , H01L2224/13017 , H01L2224/13083 , H01L2224/13111 , H01L2224/13144 , H01L2224/13155 , H01L2224/13166 , H01L2224/13169 , H01L2224/16227 , H01L2224/26145 , H01L2224/29007 , H01L2224/29083 , H01L2224/29111 , H01L2224/29144 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/32227 , H01L2224/81048 , H01L2224/81191 , H01L2224/81192 , H01L2224/81193 , H01L2224/81815 , H01L2224/83048 , H01L2224/83191 , H01L2224/83192 , H01L2224/83193 , H01L2224/83815 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L2924/12041 , H01L2924/12042 , H01L2924/381 , H01L2924/3841
摘要： Es wird ein Halbleiterchip (1) mit mindestens zwei elektrischen Kontaktstellen (6), die an einer Hauptfläche (5) des Halbleiterchips (1) angeordnet sind, angegeben, wobei über oder auf der elektrischen Kontaktstelle (6) vollflächig eine metallische Vorratsschicht (10) (z.B. Au) aufgebracht ist. In direktem Kontakt auf der metallischen Vorratsschicht (10) kann eine Diffusionsbarriereschicht (11) aufgebracht sein, die gegenüber der metallischen Vorratsschicht (10) zurückversetzt angeordnet ist, so dass die metallische Vorratsschicht (10) teilweise frei zugänglich ist; hierbei bildet die Diffusionsbarriereschicht (11) eine Anhaftfläche für ein Lot (21) und/oder eine erste Lotkomponente des Lots (21) und/oder einerzweite Lotkomponente des Lots (21) aus. Die Diffusionsbarriereschicht (11) kann zwei Einzelschichten (11', 11") aufweisen, nämlich eine haftvermittelnde Einzelschicht (11') (z.B. Ti) und eine Einzelschicht (11") (z.B. Ni oder Pt), die insbesondere die Diffusionsbarriereeigenschaften der Diffusionsbarriereschicht (11) erzielt. Alternativ kann in direktem Kontakt auf der metallischen Vorratsschicht (10) eine Trennschicht (14) (z.B. Ti) aufgebracht sein, die gegenüber der metallischen Vorratsschicht (10) zurückversetzt angeordnet ist, so dass die metallische Vorratsschicht (10) teilweise frei zugänglich ist, wobei die Trennschicht (14) löslich in dem Lot (21) und/oder einer ersten Lotkomponente des Lots (21) und/oder einer zweiten Lotkomponente des Lots (21) ist. Über oder auf der Diffusionsbarriereschicht (11) oder über oder auf der Trennschicht (14) kann eine metallische Abschlussschicht (13) (z.B. Au) angeordnet sein, die bevorzugt eine Oxidation des darunterliegenden Materials verhindert. Die metallische Vorratsschicht (10), die metallische Abschlussschicht (13) und/oder zumindest eine Lotkomponente können das gleiche Material aufweisen. Die Vorratsschicht (10) unter der Trennschicht (14) kann eine erste Lotkomponente (z.B. Au) umfassen, wobei über oder auf der Trennschicht (14) eine Lotkomponentenschicht (15) umfassend die zweite Lotkomponente (z.B. Sn) angeordnet ist und über oder auf der Lotkomponentenschicht (15) eine weitere Trennschicht (16) (z.B. Ti) angeordnet ist. Der Halbleiterchip (1) kann ein strahlungsemittierender Halbleiterchip (1) (wie ein Laserdiodenchip oder ein Leuchtdiodenchip) in Flip-Chip-Bauweise sein. Die erste Lotkomponente kann Au sein und die zweite Lotkomponente kann Sn sein. Die Trennschicht (14) und/oder die Diffusionsbarriereschicht (11) können mittig auf der metallischen Vorratsschicht (10) angeordnet sein, so dass seitliche Bereiche (12) der metallischen Vorratsschicht (10) frei zugänglich sind. Die Kontaktstelle (6) kann eine haftvermittelnde Einzelschicht (9) (z.B. Ti) und eine elektrische Kontaktschicht (8) (z.B. Cu, Pt, Au, Ag, Al) umfassen. Der Halbleiterchip (1) kann mit einem Anschlussträgers (17) mit zwei elektrischen Anschlussstellen (18) verbunden werden, wobei (im Fall einer auf der metallischen Vorratsschicht (10) aufgebrachten Diffusionsbarriereschicht (11)) flüssiges Lot (21) auf die metallische Vorratsschicht (10) trifft und erstarrt oder wobei (im Fall einer auf der metallischen Vorratsschicht (10) aufgebrachten Trennschicht (14)) die erste Lotkomponente und/oder die zweite Lotkomponente verflüssigt werden, wobei sich die Trennschicht (14) in der ersten Lotkomponente und/oder der zweiten Lotkomponente löst. Bei diesen beiden Verfahren werden Kurzschlüsse zwischen den elektrischen Kontaktstellen (6) des Halbleiterchips (1) verringert, da die flüssige Schmelze des Lots (21) die freiliegenden Bereiche (12) der metallischen Vorratsschicht (10) benetzt und dort erstarren kann. Der Anschlussträger (17) kann erhitzt werden, so dass sich die Schichtenfolge (7) auf den elektrischen Kontaktstellen (6) des Halbleiterchips (1) ausgehend von dem Anschlussträger (17) erwärmt. Die elektrische Anschlussstelle (18) des Anschlussträgers (17) kann eine elektrische Kontaktschicht (8) aufweisen, über oder auf der eine Diffusionsbarriereschicht (11) angeordnet ist, die eine Anhaftfläche für das Lot (21) ausbildet und/oder über oder auf der eine metallische Abschlussschicht (13) angeordnet ist.

2. 发明申请

WO2022200749A2 PROCEDE POUR ASSEMBLER UN COMPOSANT ELECTRONIQUE A UN SUBSTRAT PAR LE BIAIS D'UN FRITTAGE 审中-公开
公开(公告)号：WO2022200749A2
公开(公告)日：2022-09-29
申请号：PCT/FR2022/050572
申请日：2022-03-28
申请人： SAFRAN ELECTRONICS & DEFENSE
发明人： RIOU, Jean-Christophe , PONS, Corinne , JAUSSENT, Alain
IPC分类号： H01L21/60 , H01L21/603 , H01L21/98 , H01L25/065 , H01L23/538 , H01L21/67 , H01L2224/27848 , H01L2224/29012 , H01L2224/29294 , H01L2224/29339 , H01L2224/29347 , H01L2224/32227 , H01L2224/75251 , H01L2224/753 , H01L2224/75315 , H01L2224/759 , H01L2224/83055 , H01L2224/83101 , H01L2224/83191 , H01L2224/83192 , H01L2224/83204 , H01L2224/83208 , H01L2224/8384 , H01L2224/83907 , H01L23/5385 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/75 , H01L24/83 , H01L25/0655 , H01L25/50 , H01L2924/00015 , H01L2924/19105
摘要： Un procédé pour assembler un composant électronique (28) à un substrat (30) comprend les étapes successives suivantes : on dépose un matériau de frittage (26) sur l'un parmi un composant électronique (28) et un substrat (30); on chauffe le matériau de frittage (26) de façon à placer une température du matériau de frittage (26) dans un pic exothermique préalable (8) qui précède un pic exothermique de frittage (10) sans que la température du matériau de frittage (26) atteigne un maximum du pic exothermique préalable (8); on fixe au matériau de frittage (26) l'autre parmi le composant électronique (28) et le substrat (30) de sorte que le matériau de frittage (26) est interposé entre le composant électronique (28) et le substrat (30); et on presse le matériau de frittage (26) à chaud de façon à réaliser un fluage du matériau de frittage (26). Une étape de frittage du matériau de frittage (26) peut ensuite être effectuée. Le pic exothermique préalable (8) est le marqueur de l'activation des paillettes du matériau de frittage (26) pour un fluage ou un frittage ultérieur. L'étape de dépôt peut avoir lieu en disposant le matériau de frittage (26) en boustrophédon. L'étape de dépôt peut avoir lieu en formant avec le matériau de frittage (26) des boudins (32) en contact mutuel. L'étape de dépôt peut avoir lieu en déposant le matériau de frittage (26) sur le substrat (30) de sorte que, à l'issue du procédé, le matériau de frittage (26) dépasse des bords du composant électronique (28). Alternativement, l'étape de dépôt peut avoir lieu en déposant le matériau de frittage (26) sur le composant électronique (28) en retrait de bords du composant électronique (28). Le procédé peut comprendre une étape préliminaire de chauffage d'un échantillon de test du matériau de frittage (26) en l'exposant à une température croissante, dans laquelle, durant le chauffage, on mesure une température du matériau de frittage (26) et on détecte une première valeur de température de chauffage correspondant à un début du pic exothermique préalable (8) qui précède le pic exothermique de frittage (10) et une deuxième valeur de température de chauffage correspondant au maximum du pic exothermique préalable (8). Le substrat (30) peut être un premier substrat, deux composants électroniques (28) de dimensions différentes l'un de l'autre (par exemple, différant par leur hauteur) étant interposés entre le premier substrat (30) et un deuxième substrat (30), des couches de matériau de frittage (26) étant interposées entre chaque composant électronique (28) et le premier et deuxième substrat (30), auquel cas : on dispose les deux couches inférieures de matériau de frittage (26) sur le substrat inférieur (30) puis on effectue l'étape de séchage de ce matériau de frittage (26); ensuite on installe les deux composants électroniques (28) et on applique par-dessus les deux autres couches de matériau de frittage (26); on procède ensuite à une nouvelle étape de séchage; on applique ensuite le substrat supérieur (30), on presse les composants électroniques (28) entre les deux substrats (30) et on effectue ensuite le fluage simultané de toutes les couches de matériau (26); et on procède au frittage du matériau de frittage (26). Durant le pressage, on peut mesurer une pression d'un organe (24) en appui sur le matériau de frittage (26) et déterminer si la pression varie sur une amplitude prédéterminée pendant une durée prédéterminée et/ou on peut mesurer une position de l'organe (24) en appui sur le matériau de frittage (26) et déterminer si la position varie sur une amplitude prédéterminée pendant une durée prédéterminée.

3. 发明申请

WO2022238131A2 DIRECT BONDED HETEROGENEOUS INTEGRATION SILICON BRIDGE 审中-公开
公开(公告)号：WO2022238131A2
公开(公告)日：2022-11-17
申请号：PCT/EP2022/061329
申请日：2022-04-28
申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION , IBM UNITED KINGDOM LIMITED
发明人： SIKKA, Kamal , COURNOYER, Maryse , GAGNON, Pascale , BUREAU, Charles , DUFORT, Catherine , MCHERRON, Dale Curtis , KHANNA, Vijayeshwar Das , BERGENDAHL, Marc , PAREKH, Dishit Paresh , BONAM, Ravi , MORI, Hiroyuki , LIU, Yang , ANDRY, Paul , DE SOUSA, Isabel
IPC分类号： H01L21/60 , H01L25/065 , H01L21/98 , H01L23/16 , H01L23/13 , H01L21/4853 , H01L21/4867 , H01L2224/0401 , H01L2224/0603 , H01L2224/131 , H01L2224/13147 , H01L2224/16145 , H01L2224/16227 , H01L2224/16237 , H01L2224/16257 , H01L2224/1703 , H01L2224/17051 , H01L2224/17505 , H01L2224/27312 , H01L2224/27318 , H01L2224/27334 , H01L2224/29078 , H01L2224/32145 , H01L2224/32225 , H01L2224/33505 , H01L2224/73204 , H01L2224/73253 , H01L2224/81011 , H01L2224/81013 , H01L2224/81019 , H01L2224/81065 , H01L2224/81191 , H01L2224/81192 , H01L2224/81193 , H01L2224/81194 , H01L2224/81203 , H01L2224/81855 , H01L2224/81903 , H01L2224/81907 , H01L2224/81986 , H01L2224/83065 , H01L2224/83191 , H01L2224/83203 , H01L2224/83855 , H01L2224/9211 , H01L2224/94 , H01L2224/95 , H01L2225/06513 , H01L2225/06517 , H01L2225/06562 , H01L23/3675 , H01L23/5381 , H01L23/5383 , H01L23/5385 , H01L23/5386 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/33 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2924/15153 , H01L2924/15156 , H01L2924/15159 , H01L2924/15192 , H01L2924/15313 , H01L2924/1616 , H01L2924/16251 , H01L2924/1632 , H01L2924/3512
摘要： A direct bonded heterogeneous integration (DBHi) device includes a substrate (224) including a trench (220) formed in a top surface of the substrate. The DBHi device further includes a first chip (208) coupled to the substrate on a first side of the trench by a plurality of first interconnects (256). The DBHi device further includes a second chip (212) coupled to the substrate on a second side of the trench by a plurality of second interconnects (256). The second side of the trench is arranged opposite the first side of the trench. The DBHi device further includes a bridge (204) coupled to the first chip and to the second chip by a plurality of third interconnects (216) such that the bridge is suspended in the trench. The DBHi device further includes a non-conductive paste material (218) surrounding the plurality of third interconnects (216) to further couple the bridge to the first chip and to the second chip.

4. 发明申请

WO2022003164A1 THERMALLY CONDUCTIVE MATERIAL FOR ELECTRONIC DEVICES 审中-公开
公开(公告)号：WO2022003164A1
公开(公告)日：2022-01-06
申请号：PCT/EP2021/068354
申请日：2021-07-02
申请人： CAMBRIDGE DISPLAY TECHNOLOGY LIMITED , SUMITOMO CHEMICAL CO., LTD
发明人： HUMPHRIES, Martin , KING, Simon , FLETCHER, Thomas , ATTANZIO, Antonio , KAMTEKAR, Kiran
IPC分类号： H01L21/56 , H01L23/00 , C08G73/02 , H01L21/563 , H01L2224/131 , H01L2224/16145 , H01L2224/16227 , H01L2224/16235 , H01L2224/17181 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/33181 , H01L2224/73104 , H01L2224/73204 , H01L2224/73253 , H01L2224/81191 , H01L2224/81201 , H01L2224/81203 , H01L2224/83104 , H01L2224/83191 , H01L2224/83862 , H01L2224/83874 , H01L2224/83885 , H01L2224/92125 , H01L2225/06517 , H01L2225/06572 , H01L2225/06589 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/73 , H01L24/81 , H01L24/83 , H01L24/92 , H01L2924/351
摘要： An electrically non-conducting film (109) comprising an oligomer comprising an arylene or heteroarylene repeating unit is disposed between a chip (105), e.g. a flip- chip, and a functional layer (101), e.g. a printed circuit board, electrically connected to the chip by electrically conducting interconnects (107). The oligomer may be crosslinked.

5. 发明申请

WO2021262920A2 MULTI-ZONE RADIO FREQUENCY TRANSISTOR AMPLIFIERS 审中-公开
公开(公告)号：WO2021262920A2
公开(公告)日：2021-12-30
申请号：PCT/US2021/038799
申请日：2021-06-24
申请人： CREE, INC.
发明人： LIM, Kwangmo Chris , NOORI, Basim , MU, Qianli , MARBELL, Marvin , SHEPPARD, Scott , KOMPOSCH, Alexander
IPC分类号： H01L23/66 , H01L23/482 , H03F3/19 , H05K1/02 , H01L23/498 , H01L23/538 , H01L29/20 , H01L29/423 , H01L29/778 , H03F3/72 , H01L2223/6644 , H01L2223/6655 , H01L2223/6683 , H01L2223/6688 , H01L2224/0401 , H01L2224/04026 , H01L2224/05568 , H01L2224/131 , H01L2224/16227 , H01L2224/16235 , H01L2224/17107 , H01L2224/291 , H01L2224/2919 , H01L2224/2929 , H01L2224/293 , H01L2224/32227 , H01L2224/32235 , H01L2224/32245 , H01L2224/33181 , H01L2224/73204 , H01L2224/73253 , H01L2224/83102 , H01L2224/83104 , H01L2224/83191 , H01L2224/83805 , H01L2224/92125 , H01L23/047 , H01L23/4334 , H01L23/4824 , H01L23/492 , H01L23/49531 , H01L23/49827 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/83 , H01L29/2003 , H01L29/4175 , H01L29/41758 , H01L29/42316 , H01L29/7786 , H01L2924/1421 , H01L2924/161 , H01L2924/171 , H01L2924/181 , H01L2924/19107 , H03F1/0288 , H03F1/526 , H03F2200/451 , H03F3/195 , H03F3/211 , H05K1/0243 , H05K1/113 , H05K2201/09627 , H05K2201/09636 , H05K2201/10545 , H05K3/3415 , H05K3/3442
摘要： RF transistor amplifiers include an RF transistor amplifier die having a Group III nitride-based semiconductor layer structure and a plurality of gate terminals, a plurality of drain terminals, and at least one source terminal that are each on an upper surface of the semiconductor layer structure, an interconnect structure on an upper surface of the RF transistor amplifier die, and a coupling element between the RF transistor amplifier die and the interconnect structure that electrically connects the gate terminals, the drain terminals and the source terminal to the interconnect structure.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式