专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN1311921A 无乘法器的数字滤波失效转让
公开(公告)号：CN1311921A
公开(公告)日：2001-09-05
申请号：CN99809386.6
申请日：1999-07-15
申请人：艾利森电话股份有限公司
发明人： D·利普卡
IPC分类号： H03H17/02 , H03H17/06
CPC分类号： H03H17/0614 , H03H17/023
摘要：通过接收1比特数据样值的L比特组块来实现的数字滤波,其中L大于1,并应用该1比特数据样值的L比特组块选择出2L个滤波器输出值中一个相应的输出值。实现选择中应用了L个1比特数据样值之每一个,通过可替换地选择一个相应的滤波器系数或是一个该滤波器系数的反相值,以确定出一个乘积值,然后通过将L个乘积值相加在一起以产生出2L个滤波器输出值中一个相应的输出值。另外,1比特数据样值之L比特组块的一部分或者全部可应用来寻址一个或多个存储器结构,而存储器中已经存储了各个相应的滤波器输出值。当应用一个以上的存储器结构时,将各个存储器来的输出相加在一起,以产生出该滤波器的结果。另一方面,一个移位寄存器和锁存器布置用以对串行地接收到的1比特数据样值进行抽选,从而可以在抽选时钟速率上产生出该滤波器的结果。

2. 发明公开

CN101124797A 采样率转换模块及其应用失效
公开(公告)号：CN101124797A
公开(公告)日：2008-02-13
申请号：CN200580017572.X
申请日：2005-10-31
申请人：西格马特尔公司
发明人： M·R·梅
IPC分类号： H04L27/06
CPC分类号： H04L25/05 , H03H17/0286 , H03H17/0614 , H03H17/0621 , H04L27/142 , H04L2027/0024 , H04L2027/0087
摘要：采样率转换器包括上采样模块、低通滤波器和线性采样率转换模块。该上采样模块可操作耦合用于对具有第一速率的数字输入信号进行上采样以产生数字上采样信号。该低通滤波器可操作耦合用于对该数字上采样信号进行低通滤波以便以上采样速率产生数字滤波信号。该线性采样率转换模块可操作耦合用于基于控制反馈信号和线性函数将所述数字上采样信号转换成具有第二速率的经采样率调整的数字信号，其中第一速率和第二速率之间的关系是非2次幂。

3. 发明公开

CN103907287A 异步采样率转换器有权转让
公开(公告)号：CN103907287A
公开(公告)日：2014-07-02
申请号：CN201280052835.0
申请日：2012-10-25
申请人： ACTIWAVE公司
发明人：埃里克·林达尔 , 帕埃尔·贡纳斯·里斯贝里
IPC分类号： H03H17/06
CPC分类号： H03L7/23 , H03H17/0614 , H03H17/0628 , H03M3/436
摘要：本发明公开了一种异步采样率转换器和方法，用于将输入信号转换为重采样的输出信号。本发明公开了一种有效的且节省成本的采样率转换器，用于将任意采样率的输入信号转换为第二采样率的重采样的输出信号。本发明公开了一种节省硬件的采样率转换器，用于将具有任意采样率的音频输入信号重采样为具有已知的采样率的输出音频信号以在音频处理器中使用。

4. 发明授权

CN100452651C 数字抽选滤波器和数字抽选滤波方法失效转让
公开(公告)号：CN100452651C
公开(公告)日：2009-01-14
申请号：CN99809386.6
申请日：1999-07-15
申请人：艾利森电话股份有限公司
发明人： D·利普卡
IPC分类号： H03H17/02 , H03H17/06
CPC分类号： H03H17/0614 , H03H17/023
摘要：通过接收1比特数据样值的L比特组块来实现的数字滤波，其中L大于1，并应用该1比特数据样值的L比特组块选择出2L个滤波器输出值中一个相应的输出值。实现选择中应用了L个1比特数据样值之每一个，通过可替换地选择一个相应的滤波器系数或是一个该滤波器系数的反相值，以确定出一个乘积值，然后通过将L个乘积值相加在一起以产生出2L个滤波器输出值中一个相应的输出值。另外，1比特数据样值之L比特组块的一部分或者全部可应用来寻址一个或多个存储器结构，而存储器中已经存储了各个相应的滤波器输出值。当应用一个以上的存储器结构时，将各个存储器来的输出相加在一起，以产生出该滤波器的结果。另一方面，一个移位寄存器和锁存器布置用以对串行地接收到的1比特数据样值进行抽选，从而可以在抽选时钟速率上产生出该滤波器的结果。

5. 发明公开

CN1977456A 带有噪声整形调制器的多相内插滤波器无效转让
公开(公告)号：CN1977456A
公开(公告)日：2007-06-06
申请号：CN200580021952.0
申请日：2005-06-24
申请人：皇家飞利浦电子股份有限公司
发明人： F·V·F·德比斯
IPC分类号： H03H17/06 , H03H17/02
CPC分类号： H03H17/0628 , H03H17/0275 , H03H17/0614
摘要：介绍了一种多相滤波方法和一种多相滤波器，该多相滤波器具有N个多相分支，该多相滤波器接收输入采样、选择多相滤波器的单独一个分支来进行输入采样的内插。使用噪声整形调制器来对所述滤波器的输出进行噪声整形，从而减小因仅仅选择多相滤波器的一个单一的分支而引入的噪声误差。按照本发明所述的滤波器和方法的优点是：取决于获得充足性能所需的噪声整形器的阶次，该系统可以以较低的成本来实现。由于不存在线性分配，该系统可以具有与过采样系数较低的常规系统相同的性能，并且因而使用很少的内存。

6. 发明授权

CN103907287B 异步采样率转换器有权转让
公开(公告)号：CN103907287B
公开(公告)日：2017-10-17
申请号：CN201280052835.0
申请日：2012-10-25
申请人：思睿逻辑国际半导体有限公司
发明人：埃里克·林达尔 , 帕埃尔·贡纳斯·里斯贝里
IPC分类号： H03H17/06
CPC分类号： H03L7/23 , H03H17/0614 , H03H17/0628 , H03M3/436
摘要：本发明公开了一种异步采样率转换器和方法，用于将输入信号转换为重采样的输出信号。本发明公开了一种有效的且节省成本的采样率转换器，用于将任意采样率的输入信号转换为第二采样率的重采样的输出信号。本发明公开了一种节省硬件的采样率转换器，用于将具有任意采样率的音频输入信号重采样为具有已知的采样率的输出音频信号以在音频处理器中使用。

7. 发明公开

CN106533392A 用于脉宽调制信号的数字滤波器及方法有权
公开(公告)号：CN106533392A
公开(公告)日：2017-03-22
申请号：CN201610939774.X
申请日：2016-10-31
申请人：杭州士兰微电子股份有限公司
发明人：赵煌 , 钱泽斌
IPC分类号： H03H17/06
CPC分类号： H03H17/0614 , H03H17/0621
摘要：本申请公开了一种用于脉宽调制信号的数字滤波器及方法。所述数字滤波器包括：第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。该数字滤波器可以利用共用的模块减小功耗和芯片尺寸以及降低成本。

8. 发明授权

CN101124797B 采样率转换模块及其应用失效
公开(公告)号：CN101124797B
公开(公告)日：2011-05-18
申请号：CN200580017572.X
申请日：2005-10-31
申请人：矽玛特有限责任公司
发明人： M·R·梅
IPC分类号： H04L27/06
CPC分类号： H04L25/05 , H03H17/0286 , H03H17/0614 , H03H17/0621 , H04L27/142 , H04L2027/0024 , H04L2027/0087
摘要：采样率转换器包括上采样模块、低通滤波器和线性采样率转换模块。该上采样模块可操作耦合用于对具有第一速率的数字输入信号进行上采样以产生数字上采样信号。该低通滤波器可操作耦合用于对该数字上采样信号进行低通滤波以便以上采样速率产生数字滤波信号。该线性采样率转换模块可操作耦合用于基于控制反馈信号和线性函数将所述数字上采样信号转换成具有第二速率的经采样率调整的数字信号，其中第一速率和第二速率之间的关系是非2次幂。

9. 发明申请

WO1995031860A1 DIGITAL-TO-DIGITAL CONVERSION USING NONUNIFORM SAMPLE RATES 审中-公开
标题翻译：数字到数字转换使用非统计量样本率
公开(公告)号：WO1995031860A1
公开(公告)日：1995-11-23
申请号：PCT/US1995003739
申请日：1995-03-23
申请人： ANALOG DEVICES, INC. , WILSON, James , CELLINI, Ronald, A. , SOBOL, James, M.
发明人： ANALOG DEVICES, INC.
IPC分类号： H03H17/06
CPC分类号： H03H17/0628 , H03H17/0614 , H03L7/08 , H03L7/093 , H03L7/0992 , H03L2207/50
摘要： A method and apparatus for digital-to-digital conversion using sigma-delta modulation of the temporal spacing between digital samples. The method and apparatus of the present invention provides for sigma-delta modulation of the time base such that noise produced by nonuniform sampling are frequency-shaped to a region (i.e., shifted to higher frequencies) where it can be removed by conventional filtering techniques. In one embodiment, the digital data is interpolated (16) by fixed ratio and then decimated (21) under control of a first sigma-delta modulated frequency selection signal (26) that represents, on average, the data rate of the incoming digital data stream. Thereafter, the digital data is interpolated (30) under control of a second sigma-delta modulated frequency selection signal (46) that represents, on average, the data rate of the digital data to be output by the converter and then decimated (40) by a fixed ratio. In another embodiment, the digital data is interpolated under control of a first sigma-delta modulated frequency selection signal that represents, on average, the data rate of the incoming digital data stream and then decimated by a fixed ratio. Thereafter, the digital data is interpolated by a fixed ratio and then decimated under control of a second sigma-delta modulated frequency selection signal that represents, on average, the data rate of the digital data to be output by the converter. The first and second frequency signal selection numbers are modulated using n-th order m-bit sigma-delta modulators. The method and apparatus converts the data rate of the incoming digital data stream to the data rate of the first n-th m-bit sigma-delta modulator and then converts the digital data stream from the first sigma-delta modulator (20) to an output data rate determined by the second n-th order m-bit sigma-delta modulator (32).
摘要翻译：一种使用数字样本之间的时间间隔的Σ-Δ调制进行数模转换的方法和装置。本发明的方法和装置提供了时基的Σ-Δ调制，使得由不均匀采样产生的噪声被频率形成为可以通过常规滤波技术去除的区域（即，移位到较高频率）。在一个实施例中，数字数据以固定比例内插（16），然后在第一Σ-Δ调制频率选择信号（26）的控制下抽取（21），平均来说代表输入数字数据的数据速率流。此后，数字数据在第二Σ-Δ调制频率选择信号（46）的控制下被内插（30），第二Σ-Δ调制频率选择信号平均表示要由转换器输出的数字数据的数据速率，然后抽取（40）按固定比例。在另一实施例中，数字数据在第一Σ-Δ调制频率选择信号的控制下进行内插，该第一Σ-Δ调制频率选择信号平均表示输入数字数据流的数据速率，然后以固定比率抽取。此后，数字数据以固定比例内插，然后在第二Σ-Δ调制频率选择信号的控制下抽取，该第二Σ-Δ调制频率选择信号平均表示要由转换器输出的数字数据的数据速率。第一和第二频率信号选择号码使用n阶m位Σ-Δ调制器进行调制。该方法和装置将输入数字数据流的数据速率转换为第一n位m位Σ-Δ调制器的数据速率，然后将来自第一Σ-Δ调制器（20）的数字数据流转换为由第二n位m位Σ-Δ调制器（32）确定的输出数据速率。

10. 发明申请

WO9628889A3 DIGITAL PHASE-LOCKED LOOP UTILIZING A HIGH ORDER SIGMA-DELTA MODULATOR 审中-公开
标题翻译：使用高阶SIGMA-DELTA调制器的数字相位锁定环
公开(公告)号：WO9628889A3
公开(公告)日：1996-10-24
申请号：PCT/US9603205
申请日：1996-03-06
申请人： ANALOG DEVICES INC
发明人： WILSON JAMES , CELLINI RONALD A
IPC分类号： H03H17/06 , H03L7/08 , H03L7/093 , H03L7/099 , H03M1/12 , H03M3/02 , H03M7/36 , H03L7/113
CPC分类号： H03H17/0614 , H03H17/0657 , H03H17/0664 , H03L7/08 , H03L7/093 , H03L7/0992 , H03L2207/50 , H03M7/3022
摘要： A method and apparatus for phase locking to an input signal and outputting a sigma-delta modulated control signal. The method and apparatus of the present invention provide a sigma-delta modulated control signal which can be utilized by any one of a decimator for decimating a digital data at a first data rate to a digital data at a second data rate and an interpolator for interpolating a digital data at a first data rate to a digital data at a second data rate. The decimator and the interpolator can be utilized in any one of an analog-to-digital converter, a digital-to-analog converter and a digital-to-digital converter. In one embodiment, a period of the input signal is determined and fed to a phase-locked loop which includes a sigma-delta modulator for providing the sigma-delta modulated control signal. The phase-locked loop also includes a phase detector for determining a phase and a frequency-difference between the input signal and a conversion signal generated by the phase-locked loop. The method and apparatus thus locks to the phase and the frequency of the input signal and provide a phase-locked sigma-delta-modulated control signal.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式