专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN104078496A 半导体器件有权
公开(公告)号：CN104078496A
公开(公告)日：2014-10-01
申请号：CN201410108709.3
申请日：2014-03-21
申请人： NXP股份有限公司
发明人：托尼·范胡克 , 维特·桑迪斯 , 安可·赫琳哈 , 迪克·克劳森 , 埃弗利娜·格里德莱特 , 让·斯劳特勃
IPC分类号： H01L29/732 , H01L29/08 , H01L21/331
CPC分类号： H01L29/737 , H01L29/0649 , H01L29/0692 , H01L29/0821 , H01L29/1004 , H01L29/205 , H01L29/402 , H01L29/407 , H01L29/66242 , H01L29/6628 , H01L29/7327 , H01L29/739
摘要：一种半导体器件及其制造方法。半导体器件包括半导体衬底。所述器件还包括在半导体衬底上的双极晶体管。双极晶体管包括射极。双极晶体管还包括位于射极上方的基极。双极晶体管还包括位于基极上方的横向延伸的集电极。集电极包括延伸经过基极边缘的部分。

2. 发明授权

CN104078496B 半导体器件有权
公开(公告)号：CN104078496B
公开(公告)日：2017-08-01
申请号：CN201410108709.3
申请日：2014-03-21
申请人： NXP股份有限公司
发明人：托尼·范胡克 , 维特·桑迪斯 , 安可·赫琳哈 , 迪克·克劳森 , 埃弗利娜·格里德莱特 , 让·斯劳特勃
IPC分类号： H01L29/732 , H01L29/08 , H01L21/331
CPC分类号： H01L29/737 , H01L29/0649 , H01L29/0692 , H01L29/0821 , H01L29/1004 , H01L29/205 , H01L29/402 , H01L29/407 , H01L29/66242 , H01L29/6628 , H01L29/7327 , H01L29/739
摘要：一种半导体器件及其制造方法。半导体器件包括半导体衬底。所述器件还包括在半导体衬底上的双极晶体管。双极晶体管包括射极。双极晶体管还包括位于射极上方的基极。双极晶体管还包括位于基极上方的横向延伸的集电极。集电极包括延伸经过基极边缘的部分。

3. 发明公开

CN1883040A 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法有权
公开(公告)号：CN1883040A
公开(公告)日：2006-12-20
申请号：CN200480033557.X
申请日：2004-11-19
申请人：英特尔公司
发明人： A·莫西 , B·波亚诺夫 , G·格拉斯 , T·霍夫曼
IPC分类号： H01L21/336 , H01L21/285 , H01L29/78
CPC分类号： H01L29/7848 , H01L21/28518 , H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41725 , H01L29/6628 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7842 , Y10S438/933
摘要：本发明的实施例通过使用用于源极和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在切换速度和功耗两方面提高晶体管性能。

4. 发明授权

CN101677110B 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法有权
公开(公告)号：CN101677110B
公开(公告)日：2012-09-05
申请号：CN200910205003.8
申请日：2004-11-19
申请人：英特尔公司
发明人： A·莫西 , B·波亚诺夫 , G·格拉斯 , T·霍夫曼
IPC分类号： H01L29/78 , H01L29/45 , H01L21/336 , H01L21/28
CPC分类号： H01L29/7848 , H01L21/28518 , H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41725 , H01L29/6628 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7842 , Y10S438/933
摘要：本发明的实施例通过使用用于源极和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在切换速度和功耗两方面提高晶体管性能。

5. 发明公开

CN101677110A 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法有权
公开(公告)号：CN101677110A
公开(公告)日：2010-03-24
申请号：CN200910205003.8
申请日：2004-11-19
申请人：英特尔公司
发明人： A·莫西 , B·波亚诺夫 , G·格拉斯 , T·霍夫曼
IPC分类号： H01L29/78 , H01L29/45 , H01L21/336 , H01L21/28
CPC分类号： H01L29/7848 , H01L21/28518 , H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41725 , H01L29/6628 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7842 , Y10S438/933
摘要：本发明的实施例通过使用用于源极和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在切换速度和功耗两方面提高晶体管性能。

6. 发明授权

CN100565823C 用于通过减少自对准硅化物界面电阻改善晶体管性能的方法有权
公开(公告)号：CN100565823C
公开(公告)日：2009-12-02
申请号：CN200480033557.X
申请日：2004-11-19
申请人：英特尔公司
发明人： A·莫西 , B·波亚诺夫 , G·格拉斯 , T·霍夫曼
IPC分类号： H01L21/336 , H01L21/285 , H01L29/78
CPC分类号： H01L29/7848 , H01L21/28518 , H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41725 , H01L29/6628 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7842 , Y10S438/933
摘要：本发明的实施例通过使用用于源极区和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻率。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在开关速度和功耗两方面提高晶体管性能。

7. 发明公开

EP0450500A3 High performance semiconductor devices and their manufacture 失效
标题翻译：高性能半导体器件及其制造
公开(公告)号：EP0450500A3
公开(公告)日：1994-05-18
申请号：EP91104938.5
申请日：1991-03-28
申请人： NATIONAL SEMICONDUCTOR CORPORATION
发明人： Solheim, Alan G. , Bastami, Bamdad , Bouknight, James L. , Ganschow, George E. , Delong, Bancherd , Lahri, Rajeeva , Leibiger, Steve M. , Blair, Christopher S. , Jerome, Rick C. , Biswal, Madan , Davies, Tad , Ilderem, Vida , Iranmanesh, Ali
IPC分类号： H01L21/76 , H01L21/331 , H01L21/33 , H01L21/302 , H01L21/285
CPC分类号： H01L29/6628 , H01L21/28525 , H01L21/32 , H01L21/76205 , H01L29/732 , Y10S148/01
摘要： A high performance bipolar transistor and a method of fabrication. Base resistance is reduced by a self-aligned silicide formed in the single-crystal region of the extrinsic base, thereby eliminating the polysilicon to single-crystal contact resistance as well as shunting the resistance of the single-crystal extrinsic base region. Oxide from the sidewall of the polysilicon local interconnection is selectively removed prior to silicide formation. Therefore, selected sidewalls of the poly interconnect layer also becomes silicided. This results in significant reductions in resistance of the interconnection, particularly for sub-micron geometries. Improved techniques for forming field oxide regions and for forming base regions of bipolar transistors are also disclosed.

8. 发明申请

US20140312356A1 Semiconductor Device 有权
标题翻译：半导体器件
公开(公告)号：US20140312356A1
公开(公告)日：2014-10-23
申请号：US14223296
申请日：2014-03-24
申请人： NXP B.V.
发明人： Tony Vanhoucke , Viet Thanh Dinh , Anco Heringa , Dirk Claasen , Evelyne Gridelet , Jan Willem Slotboom
IPC分类号： H01L29/737 , H01L29/739 , H01L29/66
CPC分类号： H01L29/737 , H01L29/0649 , H01L29/0692 , H01L29/0821 , H01L29/1004 , H01L29/205 , H01L29/402 , H01L29/407 , H01L29/66242 , H01L29/6628 , H01L29/7327 , H01L29/739
摘要： A semiconductor device and a method of making the same. The device includes a semiconductor substrate. The device also includes a bipolar transistor on the semiconductor substrate. The bipolar transistor includes an emitter. The bipolar transistor also includes a base located above the emitter. The bipolar transistor further includes a laterally extending collector located above the base. The collector includes a portion that extends past an edge of the base.
摘要翻译：半导体器件及其制造方法。该器件包括半导体衬底。该器件还包括半导体衬底上的双极晶体管。双极晶体管包括发射极。双极晶体管还包括位于发射极之上的基极。双极晶体管还包括位于基极上方的横向延伸的收集器。收集器包括延伸经过基座边缘的部分。

9. 发明授权

US08742453B2 High linearity hybrid transistor device 失效
标题翻译：高线性度混合晶体管器件
公开(公告)号：US08742453B2
公开(公告)日：2014-06-03
申请号：US13211541
申请日：2011-08-17
申请人： Richard T. Chan
发明人： Richard T. Chan
IPC分类号： H01L27/06
CPC分类号： H01L29/66636 , H01L21/823412 , H01L21/8258 , H01L21/84 , H01L27/0716 , H01L27/1203 , H01L29/267 , H01L29/66242 , H01L29/6628 , H01L29/7327 , H01L29/7371 , H01L29/7378
摘要： A hybrid transistor device is provided. In one example case, the device includes a substrate, an oxide layer formed on the substrate, and a wide-bandgap body material formed between a portion of the oxide layer and a gate dielectric layer. The wide-bandgap body material has an energy bandgap higher than that of silicon. The device includes source-drain/emitter material formed on the oxide layer adjacent to the wide-bandgap body material so as to define a hetero-structure interface where the source-drain/emitter material contacts the wide-bandgap body material. The device includes a gate material formed over the gate dielectric layer, a base material formed over a portion of the source-drain/emitter material, and a collector material formed over a portion of the base material. The source-drain/emitter material is shared so as to electrically combine a drain of a first transistor type portion of the device and an emitter of a second transistor type portion.
摘要翻译：提供了一种混合晶体管器件。在一个示例的情况下，器件包括衬底，形成在衬底上的氧化物层，以及形成在氧化物层的一部分和栅极电介质层之间的宽带隙体材料。宽带隙体材料的能带隙高于硅的能带隙。该器件包括形成在与宽带隙本体材料相邻的氧化物层上的源极 - 漏极/发射极材料，以便限定源 - 漏/发射极材料接触宽带隙主体材料的异质结构界面。该器件包括形成在栅极电介质层上的栅极材料，形成在源极 - 漏极/发射极材料的一部分上的基底材料和形成在基底材料的一部分上的收集器材料。源极 - 漏极/发射极材料被共享，以便将器件的第一晶体管类型部分的漏极和第二晶体管类型部分的发射极电气组合。

10. 发明申请

US20110101418A1 Method for improving transistor performance through reducing the salicide interface resistance 有权
标题翻译：通过降低硅化物界面电阻来提高晶体管性能的方法
公开(公告)号：US20110101418A1
公开(公告)日：2011-05-05
申请号：US12655341
申请日：2009-12-29
申请人： Anand Murthy , Boyan Boyanov , Glenn A. Glass , Thomas Hoffmann
发明人： Anand Murthy , Boyan Boyanov , Glenn A. Glass , Thomas Hoffmann
IPC分类号： H01L29/161 , H01L21/336
CPC分类号： H01L29/7848 , H01L21/28518 , H01L21/823807 , H01L21/823814 , H01L29/0653 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/36 , H01L29/41725 , H01L29/6628 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7842 , Y10S438/933
摘要： An embodiment of the invention reduces the external resistance of a transistor by utilizing a silicon germanium alloy for the source and drain regions and a nickel silicon germanium self-aligned silicide (i.e., salicide) layer to form the contact surface of the source and drain regions. The interface of the silicon germanium and the nickel silicon germanium silicide has a lower specific contact resistivity based on a decreased metal-semiconductor work function between the silicon germanium and the silicide and the increased carrier mobility in silicon germanium versus silicon. The silicon germanium may be doped to further tune its electrical properties. A reduction of the external resistance of a transistor equates to increased transistor performance both in switching speed and power consumption.
摘要翻译：本发明的一个实施例通过利用用于源极和漏极区域的硅锗合金和镍硅锗自对准硅化物（即，自对准硅化物）层来形成源极和漏极区域的接触表面来降低晶体管的外部电阻。基于硅锗和硅化物之间的金属半导体功函数降低，硅锗与硅硅锗硅的界面具有较低的比接触电阻率，并且硅锗与硅中的载流子迁移率增加。可以掺杂硅锗以进一步调整其电性能。降低晶体管的外部电阻等同于在开关速度和功耗方面提高晶体管的性能。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式