专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN105849808A 双晶体管三态随机存取存储器无效
公开(公告)号：CN105849808A
公开(公告)日：2016-08-10
申请号：CN201480063353.4
申请日：2014-09-30
申请人：兰格尔-曹尤西斯技术有限责任公司
发明人： S·P·曹尤西斯
IPC分类号： G11C11/34 , G11C11/40 , G11C11/411
CPC分类号： G11C11/40 , G11C7/12 , G11C11/39 , G11C11/411 , G11C2207/12
摘要：一种双晶体管三态随机存取存储器(TTTRAM)电路，包括电压/电流输入，输入/输出开关，第一晶体管，第一上拉电阻器，第二晶体管，以及第二上拉电阻器。第一晶体管具有第一发射极、与输入/输出开关相连接的第一集电极以及第一基极。第一上拉电阻器与第一发射极以及电压/电流输入相连接。第二晶体管具有与接地端相连接的第二发射级、第二集电极以及与输入/输出开关相连接的第二基极。第二上拉电阻器与第一基极、第二集电极以及电压/电流输入相连接。

2. 发明公开

CN106030716A 两晶体管SRAM半导体结构及制造方法失效
公开(公告)号：CN106030716A
公开(公告)日：2016-10-12
申请号：CN201580011020.1
申请日：2015-09-25
申请人：克劳帕斯科技有限公司
发明人： H·栾 , B·贝特曼 , V·阿克赛尔拉德 , C·程 , C·谢瓦利尔
IPC分类号： G11C11/00 , G11C11/411 , G11C11/419 , G11C11/34 , G11C7/12
CPC分类号： H01L27/1104 , G11C11/39 , G11C11/41 , G11C11/411 , H01L21/8229 , H01L21/8249 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1025 , H01L27/1027 , H01L27/11 , H01L27/1116 , H01L29/0649 , H01L29/0804 , H01L29/083 , H01L29/0847 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/66272 , H01L29/66386 , H01L29/732 , H01L29/742 , H01L29/7455
摘要：说明了用于SRAM集成电路的基于晶闸管的两晶体管存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施，晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。

3. 发明公开

CN106030713A 六晶体管SRAM半导体结构及制造方法无效
公开(公告)号：CN106030713A
公开(公告)日：2016-10-12
申请号：CN201580010863.X
申请日：2015-09-25
申请人：克劳帕斯科技有限公司
发明人： H·栾 , B·贝特曼 , V·阿克赛尔拉德 , C·程 , C·谢瓦利尔
IPC分类号： G11C7/00
CPC分类号： H01L27/1025 , G11C11/39 , G11C11/41 , G11C11/411 , G11C11/412 , G11C11/419 , H01L21/76229 , H01L21/768 , H01L21/8229 , H01L21/8249 , H01L23/528 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1027 , H01L27/11 , H01L27/1104 , H01L29/0642 , H01L29/0649 , H01L29/0804 , H01L29/0821 , H01L29/083 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/42304 , H01L29/6625 , H01L29/66272 , H01L29/735 , H01L29/737 , H01L29/7436 , H01L2924/0002 , H01L2924/00
摘要：说明了用于SRAM集成电路的基于晶闸管的两晶体管存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施，晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。

4. 发明申请

WO2016049598A1 SIX-TRANSISTOR SRAM SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATION 审中-公开
标题翻译：六极晶体管SRAM半导体结构和制造方法
公开(公告)号：WO2016049598A1
公开(公告)日：2016-03-31
申请号：PCT/US2015/052493
申请日：2015-09-25
申请人： KILOPASS TECHNOLOGY, INC.
发明人： LUAN, Harry , BATEMAN, Bruce , AXELRAD, Valery , CHENG, Charlie , CHEVALLIER, Christophe
IPC分类号： G11C7/00
CPC分类号： H01L27/1025 , G11C11/39 , G11C11/41 , G11C11/411 , G11C11/412 , G11C11/419 , H01L21/76229 , H01L21/768 , H01L21/8229 , H01L21/8249 , H01L23/528 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1027 , H01L27/11 , H01L27/1104 , H01L29/0642 , H01L29/0649 , H01L29/0804 , H01L29/0821 , H01L29/083 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/42304 , H01L29/6625 , H01L29/66272 , H01L29/735 , H01L29/737 , H01L29/7436 , H01L2924/0002 , H01L2924/00
摘要： A two-transistor memory cell based upon a thyristor for an SRAM integrated circuit is described together with a process for fabricatingit. The memory cell can be implemented in different combinations of MOS and bipolar select transistors, or without select transistors, with thyristors in a semiconductor substrate with shallow trench isolation. Standard CMOS process technology can be used to manufacture the SRAM.
摘要翻译：基于用于SRAM集成电路的晶闸管的双晶体管存储单元与制造工艺一起被描述。存储器单元可以在具有浅沟槽隔离的半导体衬底中的晶闸管的MOS和双极选择晶体管的不同组合中实现，或者不具有选择晶体管。标准CMOS工艺技术可用于制造SRAM。

5. 发明申请

WO2018182709A1 CIRCUITS WITH ENHANCED CURRENT PEAK TO VALLEY CURRENT RATIO 审中-公开
公开(公告)号：WO2018182709A1
公开(公告)日：2018-10-04
申请号：PCT/US2017/025486
申请日：2017-03-31
申请人： INTEL CORPORATION
发明人： CHU-KUNG, Benjamin , KUO, Charles C. , DOYLE, Brian S. , AUGUSTINE, Charles
IPC分类号： H03K17/30 , H03K17/74
CPC分类号： G11C11/411 , G11C11/38
摘要： Negative differential resistance (NDR) can be used in connection with memory circuits and/or devices. The performance of such a memory switch can be related to the peak to valley current ratio of the current through the memory switch. A higher current peak to valley current ratio can imply a more robust memory switch. In one embodiment, a circuit is described that generally operates by taking the output of a NDR exhibiting circuit including a resonant tunneling diode (RTD) and a first bipolar junction transistor (BJT) through a second BJT to generate current voltage characteristics having high current peak to valley current ratios; further the base current of the first BJT can be used to reduce the outputted valley current of the circuit.

6. 发明公开

EP3149734A4 SIX-TRANSISTOR SRAM SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATION 审中-公开
公开(公告)号：EP3149734A4
公开(公告)日：2017-11-01
申请号：EP15843591
申请日：2015-09-25
申请人： KILOPASS TECH INC
发明人： LUAN HARRY , BATEMAN BRUCE , AXELRAD VALERY , CHENG CHARLIE , CHEVALLIER CHRISTOPHE
IPC分类号： G11C11/39 , G11C11/41 , G11C11/411 , G11C11/412 , G11C11/419 , H01L21/8249 , H01L27/06 , H01L27/08 , H01L27/082 , H01L27/102 , H01L27/11
CPC分类号： H01L27/1025 , G11C11/39 , G11C11/41 , G11C11/411 , G11C11/412 , G11C11/419 , H01L21/768 , H01L21/8229 , H01L21/8249 , H01L23/528 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1027 , H01L27/11 , H01L27/1104 , H01L29/0642 , H01L29/0804 , H01L29/0821 , H01L29/083 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/7436 , H01L2924/0002 , H01L2924/00
摘要： A two-transistor memory cell based upon a thyristor for an SRAM integrated circuit is described together with a process for fabricating it. The memory cell can be implemented in different combinations of MOS and bipolar select transistors, or without select transistors, with thyristors in a semiconductor substrate with shallow trench isolation. Standard CMOS process technology can be used to manufacture the SRAM.

7. 发明公开

EP3149734A1 SIX-TRANSISTOR SRAM SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATION 审中-公开
标题翻译： SRAM-HALBLEITERSTRUKTURENFÜR六极体在VERFAHREN ZUR HERSTELLUNG
公开(公告)号：EP3149734A1
公开(公告)日：2017-04-05
申请号：EP15843591.7
申请日：2015-09-25
申请人： Kilopass Technology, Inc.
发明人： LUAN, Harry , BATEMAN, Bruce , AXELRAD, Valery , CHENG, Charlie , CHEVALLIER, Christophe
IPC分类号： G11C7/00
CPC分类号： H01L27/1025 , G11C11/39 , G11C11/41 , G11C11/411 , G11C11/412 , G11C11/419 , H01L21/76229 , H01L21/768 , H01L21/8229 , H01L21/8249 , H01L23/528 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1027 , H01L27/11 , H01L27/1104 , H01L29/0642 , H01L29/0649 , H01L29/0804 , H01L29/0821 , H01L29/083 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/42304 , H01L29/6625 , H01L29/66272 , H01L29/735 , H01L29/737 , H01L29/7436 , H01L2924/0002 , H01L2924/00
摘要： A two-transistor memory cell based upon a thyristor for an SRAM integrated circuit is described together with a process for fabricating it. The memory cell can be implemented in different combinations of MOS and bipolar select transistors, or without select transistors, with thyristors in a semiconductor substrate with shallow trench isolation. Standard CMOS process technology can be used to manufacture the SRAM.
摘要翻译：基于用于SRAM集成电路的晶闸管的双晶体管存储单元及其制造方法一起被描述。存储器单元可以以具有浅沟槽隔离的半导体衬底中的晶闸管与MOS和双极选择晶体管的不同组合或不具有选择晶体管来实现。标准CMOS工艺技术可用于制造SRAM。

8. 发明专利

JPS6126851B2 JPS6126851B2 - 失效
公开(公告)号：JPS6126851B2
公开(公告)日：1986-06-23
申请号：JP12618980
申请日：1980-09-12
申请人： Intaanashonaru Bijinesu Mashiinzu Corp
发明人： ARUBAATO WAI CHANGU , PANITSUTO JEI PANDEIYA
IPC分类号： H03K3/286 , G11C11/411 , H03K3/013 , H03K3/288 , H03K17/16
CPC分类号： H03K3/288 , G11C11/411 , H03K3/013

9. 发明专利

JP2016051326A 半導体装置および情報処理装置有权
标题翻译：半导体器件和信息处理器件
公开(公告)号：JP2016051326A
公开(公告)日：2016-04-11
申请号：JP2014176238
申请日：2014-08-29
申请人：株式会社日立製作所
发明人：山岡雅直 , 吉村地尋
IPC分类号： G06N99/00 , G06F7/49 , G06F7/00
CPC分类号： G11C7/222 , G06F12/0246 , G06N7/005 , G11C11/40615 , G11C11/411 , G06F2212/7201 , G06N99/002
摘要：【課題】相互作用モデルの計算を行う半導体装置において、3値以上の多値の係数による相互作用計算を可能にする技術を提供する。【解決手段】半導体装置は、相互作用モデルの1つのノードの状態を示す値を記憶する第1メモリセルと、前記1つのノードに接続されたノードからの相互作用を示す相互作用係数を記憶する第2メモリセルと、前記1つのノードのバイアス係数を記憶する第3メモリセルと、をそれぞれ含む複数のユニットを有する。さらに、前記接続されたノードの状態を示す値と前記相互作用係数と前記バイアス係数とに基づいて、前記1つのノードの次状態を示す値を決定する演算回路を有する。そして、前記複数のユニット内の前記第2メモリセルおよび前記第3メモリセルのそれぞれは、多値メモリセルを含む。【選択図】図6
摘要翻译：要解决的问题：提供一种能够使半导体器件进行交互模型计算以使用三值或更多值系数执行交互计算的技术。解决方案：半导体器件包括多个单元，每个单元具有：存储表示交互模型中的一个节点的状态的值的第一存储器单元; 存储表示来自连接到所述一个节点的另一节点的交互的交互系数的第二存储器单元; 以及存储所述一个节点的偏置系数的第三存储单元。半导体器件还具有算术电路，其基于表示连接到一个节点的节点的状态的值，交互系数和偏置系数来确定表示一个节点的下一状态的值。多个单元中的每一个的第二存储单元和第三存储器单元包括多值存储单元。选择图：图6

10. 发明申请

WO2016049594A1 TWO-TRANSISTOR SRAM SEMICONDUCTOR STRUCTURE AND METHODS OF FABRICATION 审中-公开
标题翻译：双晶体SRAM半导体结构和制造方法
公开(公告)号：WO2016049594A1
公开(公告)日：2016-03-31
申请号：PCT/US2015/052488
申请日：2015-09-25
申请人： KILOPASS TECHNOLOGY, INC.
发明人： LUAN, Harry , BATEMAN, Bruce , AXELRAD, Valery , CHENG, Charlie , CHEVALLIER, Christophe
IPC分类号： G11C11/00 , G11C11/411 , G11C11/419 , G11C11/34 , G11C7/12
CPC分类号： H01L27/1104 , G11C11/39 , G11C11/41 , G11C11/411 , H01L21/8229 , H01L21/8249 , H01L27/0623 , H01L27/0821 , H01L27/0826 , H01L27/1025 , H01L27/1027 , H01L27/11 , H01L27/1116 , H01L29/0649 , H01L29/0804 , H01L29/083 , H01L29/0847 , H01L29/1004 , H01L29/1012 , H01L29/1095 , H01L29/66272 , H01L29/66386 , H01L29/732 , H01L29/742 , H01L29/7455
摘要： A two-transistor memory cell based upon a thyristor for an SRAM integrated circuit is described together with a process for fabricating it. The memory cell can be implemented in different combinations of MOS and bipolar select transistors, or without select transistors, with thyristors in a semiconductor substrate with shallow trench isolation. Standard CMOS process technology can be used to manufacture the SRAM.
摘要翻译：基于用于SRAM集成电路的晶闸管的双晶体管存储单元及其制造方法一起被描述。存储器单元可以以具有浅沟槽隔离的半导体衬底中的晶闸管与MOS和双极选择晶体管的不同组合或不具有选择晶体管来实现。标准CMOS工艺技术可用于制造SRAM。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式