专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN105892991A 使用查找表的模乘运算有权
公开(公告)号：CN105892991A
公开(公告)日：2016-08-24
申请号：CN201610087787.9
申请日：2016-02-16
申请人：恩智浦有限公司
发明人：乔普·威廉·波斯 , 麦克尔·麦克·派德里克·皮德斯
IPC分类号： G06F7/72
CPC分类号： G06F7/4812 , G06F7/723 , G06F7/729 , G06F2207/7261 , H04L9/002 , H04L2209/16 , G06F7/722
摘要：各实施例涉及一种编码有用于由处理器执行的用于执行模幂运算的指令的非瞬时机器可读介质以及方法、系统，所述非瞬时机器可读介质包括：用于迭代地计算模幂bd mod n的指令，包括：用于将工作值c平方的指令；以及用于根据指数d的比特有条件地将工作值c乘以底数值b的指令，包括：用于将所述工作值c无条件地乘以与所述底数值相关联的查找表条目的指令。

2. 发明公开

CN102214082A 余数系统的缩放装置失效
公开(公告)号：CN102214082A
公开(公告)日：2011-10-12
申请号：CN201110130170.8
申请日：2011-05-19
申请人：电子科技大学
发明人：胡剑浩 , 马上 , 唐青
IPC分类号： G06F7/72
CPC分类号： G06F7/729 , G06F7/727
摘要：本发明公开了一种基为{2n，2n-1，2n-1-1}的余数系统(RNS)的2n缩放装置，包括模2n-1和模2n-1-1加法器、n比特普通二进制加法器、符号检测模块、选择器、以及循环移位、按位取反等一些简单的逻辑操作。该实现结构简单明了，通过在适当的位置增加流水寄存器使得关键路径变得很小，这对减小余数系统在数字信号处理系统应用中的关键路径时延起到积极的作用。

3. 发明公开

CN1620644A 使用模乘法逆执行多模转换的设备和方法无效
公开(公告)号：CN1620644A
公开(公告)日：2005-05-25
申请号：CN03802605.8
申请日：2003-02-21
申请人： ESS技术股份有限公司
发明人： J·C·科克曼 , P·董
IPC分类号： G06F7/00 , H04L5/16
CPC分类号： G06F7/72 , G06F7/729 , H04L27/00
摘要：提供允许多模转换(MMC)输出的计算使用很少的除法操作或不使用除法操作的方法和设备。使用乘法和逻辑移位操作而不是除法操作来产生伪商和伪余数，然后可以在最终步骤对它们进行纠正来产生正确的MMC输出。这提供更加高效的实现，因为除法通常没有乘法和逻辑移位高效。所述方法和设备对MMC输入进行处理，MMC输入可以划分为任何记数制的不同位数的子商。根据长除法技术衍生得来的处理对每个子商执行乘法和逻辑移位操作。

4. 发明公开

CN108364064A 操作神经网络的方法、对应网络、装置、以及计算机程序产品有权
公开(公告)号：CN108364064A
公开(公告)日：2018-08-03
申请号：CN201710920011.5
申请日：2017-09-30
申请人：意法半导体股份有限公司
发明人： V·阿里戈尼 , G·德索利 , B·罗西 , P·弗拉尼托
IPC分类号： G06N3/063 , G06N3/08
CPC分类号： G06N5/046 , G06F7/729 , G06F17/16 , G06N3/0454 , G06N7/005 , G06N7/023
摘要：一种操作神经网络的方法，神经网络诸如卷积神经网络，神经网络包括例如输入层、输出层、以及输入层与输出层之间的至少一个中间层，网络层包括对输入数据执行算术运算以提供输出数据的运算电路。该方法包括：在网络层中选择运算电路集合，以及通过在余数系统RNS中获得RNS输出数据，对RNS转换的输入数据执行余数系统或RNS运算来在所选择的运算电路集合中的运算电路中执行算术运算，从余数系统后向转换从RNS运算得到的RNS输出数据。

5. 发明授权

CN102214082B 余数系统的缩放装置失效
公开(公告)号：CN102214082B
公开(公告)日：2014-04-09
申请号：CN201110130170.8
申请日：2011-05-19
申请人：电子科技大学
发明人：胡剑浩 , 马上 , 唐青
IPC分类号： G06F7/72
CPC分类号： G06F7/729 , G06F7/727
摘要：本发明公开了一种基为{2n，2n-1，2n-1-1}的余数系统(RNS)的2n缩放装置，包括模2n-1和模2n-1-1加法器、n比特普通二进制加法器、符号检测模块、选择器、以及循环移位、按位取反等一些简单的逻辑操作。该实现结构简单明了，通过在适当的位置增加流水寄存器使得关键路径变得很小，这对减小余数系统在数字信号处理系统应用中的关键路径时延起到积极的作用。

6. 发明申请

WO2013002727A1 A SYSTEM FOR RNS BASED ANALOQ-TO-DIQITAL CONVERSION AND INNER PRODUCT COMPUTATION 审中-公开
标题翻译：用于基于RNS的ANALOQ到DIODITAL转换和内部产品计算的系统
公开(公告)号：WO2013002727A1
公开(公告)日：2013-01-03
申请号：PCT/SG2012/000160
申请日：2012-05-07
申请人： NANYANG TECHNOLOGICAL UNIVERSITY , VUN, Chan Hua , PREMKUMAR, Benjamin
发明人： VUN, Chan Hua , PREMKUMAR, Benjamin
IPC分类号： H03M1/00
CPC分类号： H03M1/345 , G06F7/729
摘要： A system is proposed for forming the inner product of an input signal having a number of signal entries, with a pre-known vector. Each signal entry is represented in an RNS format. The residue for each modulus is represented as a string in which the number of components taking a first value is equal to the residue. Corresponding components of the strings for different input entries are used to obtain a summation value, and the summation values are accumulated. Since the components of the string are not associated with weight values, the accumulation of the summation values can be performed without using a scaling accumulator. Furthermore, an ADC is proposed which uses the input signal to generate an RNS representation of the signal based on a plurality of moduli. For each modulus, there is a corresponding Residue Number System (RNS) converter which includes a number of zero-crossing-based folding circuits equal to the modulus, and a comparator for each zero-crossing based folding circuit. The output of the comparators is used to form the RNS representation. This ADC is efficient in terms of the number of comparators it uses. Optionally, the RNS representation may be converted into a different digital representation.
摘要翻译：提出了一种用于形成具有多个信号条目的输入信号的内积的系统，其具有预先知道的向量。每个信号条目以RNS格式表示。每个模数的残差表示为一个字符串，其中取第一个值的组件的数量等于残差。使用不同输入条目的字符串的相应组件来获得求和值，并累加求和值。由于字符串的组成部分不与权重值相关联，所以可以不使用缩放累加器来执行求和值的累积。此外，提出了一种ADC，其使用输入信号以基于多个模量生成信号的RNS表示。对于每个模数，存在相应的残余数系统（RNS）转换器，其包括等于模数的多个基于过零的折叠电路，以及用于每个过零的折叠电路的比较器。比较器的输出用于形成RNS表示。该ADC在其使用的比较器数量方面是有效的。可选地，RNS表示可以被转换成不同的数字表示。

7. 发明专利

JP4279626B2 Remainder based computing system, scaling calculator, scaling calculation method, and the program and the recording medium 有权
公开(公告)号：JP4279626B2
公开(公告)日：2009-06-17
申请号：JP2003284534
申请日：2003-07-31
申请人：株式会社アドバンテスト
发明人：和幸丸尾 , 隆弘山口
IPC分类号： G06F7/72 , G09C1/00
CPC分类号： G06F7/729

8. 发明申请

WO01088694A1 METHOD AND APPARATUS FOR PERFORMING COMPUTATIONS USING RESIDUE ARITHMETIC 审中-公开
标题翻译：使用残差算术进行计算的方法和装置
公开(公告)号：WO01088694A1
公开(公告)日：2001-11-22
申请号：PCT/US2000/027221
申请日：2000-10-03
IPC分类号： G06F7/00 , G06F7/72 , G09C1/00 , H03M7/18
CPC分类号： H03M7/18 , G06F7/729
摘要： The subject invention pertains to a method and apparatus for performing computations using residue arithmetic. The subject method and apparatus can utilize logic gates for performing calculations such as multiplication by a constant, computing a number theoretic logarithm of a residue for a given base alpha i and modulus p , and computing the product of two residues, modulo p . The use of logic gates can offer advantages when compared with the use of ROMs for table look-up functions in integrated RNS digital signal processor implementations.
摘要翻译：本发明涉及一种使用残差运算进行计算的方法和装置。本发明的方法和装置可以利用逻辑门来执行计算，例如乘以常数，计算给定基本αi和模数p i的残差的数理论对数，并计算两者的乘积残基，模数p 。与使用集成RNS数字信号处理器实现中的表查找功能的ROM相比，使用逻辑门可以提供优势。

9. 发明申请

WO1982002265A1 PRIME OR RELATIVELY PRIME RADIX DATA PROCESSING SYSTEM 审中-公开
标题翻译： PRIME或相对原始RADIX数据处理系统
公开(公告)号：WO1982002265A1
公开(公告)日：1982-07-08
申请号：PCT/US1981001720
申请日：1981-12-18
申请人： MCCOSKEY JAMES M
IPC分类号： G06F07/72
CPC分类号： G06F7/729
摘要： This system is configured to operate in a number system in which the radix of each digit is a different prime number, or a system in which all of the radices are relatively prime, hereafter a prime or relatively prime radix number system. The system includes an input/output device (28) which inputs data in a constant radix number system and outputs results of operations carried out in the system in a constant radix number system. A means (32) is connected to the l/O device (28) for converting the input data from the constant radix number system to the prime or relatively prime radix number system. A processing means (12, 14-1 to 14-K) is connected to the converting means (32) for carrying out operations on the input data in prime or relatively prime radix form. A memory means (18-1 to 18-K) connected to the processing means (12, 14-1 to 14-K) stores the data and results of operations thereon in prime or relatively prime radix form. Since there is no carry required to perform arithmetic operations except divide in the prime or relatively prime radix number system, such operations are substantially simplified in comparison with corresponding operations with a constant radix number system.
摘要翻译：该系统被配置为在其中每个数字的基数是不同的素数的数字系统中操作，或者其中所有的基数相对于素数的系统，此后是主要的或相对的基数数字系统。该系统包括输入/输出装置（28），输入/输出装置（28）输入恒定小数系统中的数据，并输出在常数基数系统中在系统中执行的操作结果。一个装置（32）连接到该I / O装置（28），用于将来自恒定基数的系统的输入数据转换为主要或相对主基数系统。处理装置（12,14-1至14-K）连接到转换装置（32），用于以主要或相对的素数形式对输入数据执行操作。连接到处理装置（12,14-1至14-K）的存储装置（18-1至18-K）以数字或相对优质形式存储数据及其操作结果。由于除了主要或相对主基数系统之外的除法之外，不需要执行算术运算，所以与使用恒定的基数系统的相应操作相比，这样的操作被大大简化。

10. 发明申请

WO2016102445A1 ELECTRONIC CALCULATING DEVICE 审中-公开
标题翻译：电子计算装置
公开(公告)号：WO2016102445A1
公开(公告)日：2016-06-30
申请号：PCT/EP2015/080760
申请日：2015-12-21
申请人： KONINKLIJKE PHILIPS N.V.
发明人： MARIN, Leandro , BRUEKERS, Alphons Antonius Maria Lambertus , GORISSEN, Paulus Mathias Hubertus Mechtildis Antonius
IPC分类号： H04L9/00
CPC分类号： H04L9/002 , G06F7/729 , H04L9/008 , H04L2209/16
摘要： An electronic calculating device (100) arranged to perform obfuscated arithmetic in a commutative ring (Z M ; Z n [ x ]/ Μ ( x ) ) defined by a combined modulus (M; M( x )) in a residue number system, the residue number system being defined for a series of moduli (m 1 , m 2 ,..., m N ), each modulus defining a commutative ring (Z M 1 ; Z n [ x ]/ m 1 ( x ) ), for each modulus ( m i ) of the series there exists an associated base element ( u i ) satisfying the condition that each ring element ( x j ) modulo the modulus ( m j ) may be expressed as an integer-list (( a j , b j )) such that the ring elements equal a linear combination of powers of the base element ( xj = u i aj -u i bj ), wherein the powers have exponents determined by the integer-list.
摘要翻译：一种电子计算装置（100），被布置成在残差数系统中由组合模数（M; M（x））定义的交换环（ZM; Z n [x] / M（x））中进行模糊算术，对于一系列模量（m1，m2，...，mN）定义残余数量系统，对于每个模数（mi），定义交换环（ZM 1; Z n [x] / m 1（x））的每个模量）存在一个相关的基本元素（ui），其满足以下模式的模数（mj）模数的每个环形元素（xj）可以表示为整数列表（（aj，bj））的条件，使得环元素相等基元的幂的线性组合（xj = ui aj -ui bj），其中功率具有由整数列表确定的指数。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式