专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN102792260A 用于以交替的定向进行帧缓冲器存储及检索的系统及方法无效
公开(公告)号：CN102792260A
公开(公告)日：2012-11-21
申请号：CN201180013891.9
申请日：2011-03-07
申请人：高通MEMS科技公司
发明人：马克·M·托多罗维奇
IPC分类号： G06F3/147 , G09G5/399 , G09G3/34
CPC分类号： G09G5/399 , G06F3/147 , G06F17/30858 , G06F2212/1016 , G06F2212/1041 , G06F2213/0062 , G09G3/3466 , G09G2310/04 , G09G2340/0492 , G09G2350/00
摘要：本发明提供一种用于将连续帧的图像数据存储于帧缓冲器中的方法及设备。具体来说，所述方法及设备允许在主机系统以与显示器需要向其写入的格式不同的格式提供图像数据的情况下利用显示器大小的帧缓冲器，同时保持来往于所述帧缓冲器的同时读取及写入操作的有益方面。使用此方法，缓冲器控制器以第一格式(例如，逐行)从主机系统接收图像数据且以所述第一格式将其写入到所述帧缓冲器。当用第一帧完全填满所述缓冲器时，所述第一帧由所述缓冲器控制器以第二格式(例如，逐列)读出并提供到将所述数据写入到所述显示器的显示器驱动器。在以所述第二格式读出所述第一帧时，所述缓冲器控制器以所述第一格式从所述主机系统接收第二帧的图像数据，但在将所述图像数据写入到所述帧缓冲器之前使其旋转，使得以所述第二格式将其写入到所述帧缓冲器。尽管所述主机系统与显示器的图像数据格式要求不同，但此旋转允许同时进行所述缓冲器控制器向所述帧缓冲器的写入及所述显示器驱动器从所述帧缓冲器的读取。当以所述第二格式将所述第二帧完全写入到所述缓冲器时，所述缓冲器控制器接着以所述第一格式读取所述缓冲器，且将其写入到所述显示器。此时，所述过程重复。因此，保留了同时读取及写入的益处。

2. 发明公开

CN105718397A 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务无效
公开(公告)号：CN105718397A
公开(公告)日：2016-06-29
申请号：CN201610032320.4
申请日：2011-10-20
申请人：高通股份有限公司
发明人：克里斯蒂安·杜罗优 , 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 , 维诺德·沙马迪 , 马克·迈克尔·谢弗 , 乔舒亚·H·斯塔布斯 , 罗伯特·N·吉布森 , 克里斯·蒂里 , 穆因·H·汗 , 博胡斯拉夫·雷赫利克 , 萨拉杰·加代尔拉布 , 西蒙·布斯
IPC分类号： G06F13/362
CPC分类号： G06F13/37 , G06F13/1626 , G06F13/18 , G06F13/362 , G06F13/4256 , G06F2213/0038 , G06F2213/0062 , G06F2213/0064 , G06F2213/36 , Y02D10/14
摘要：本发明涉及基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务。揭示用于基于健康信息而仲裁通信总线上的总线事务的装置、系统、方法及计算机可读媒体。主装置的健康信息可用以调整来自主装置的总线事务的优先级以满足主装置的服务质量要求。在一个实施例中，提供一种总线互连，且总线互连经配置以将来自多个主装置中的任一者的总线事务传送到耦接总线互连的从属装置。总线互连经进一步配置以将多个主装置中的每一者的健康信息映射到虚拟优先级空间中。总线互连经进一步配置以将虚拟优先级空间转译成多个主装置中的每一者的物理优先级等级。总线互连经进一步配置以基于多个主装置的物理优先级等级而仲裁多个主装置的总线事务。

3. 发明公开

CN105550132A 接收器和用于接收信号的方法有权
公开(公告)号：CN105550132A
公开(公告)日：2016-05-04
申请号：CN201510700777.3
申请日：2015-10-26
申请人：英飞凌科技股份有限公司
发明人： D·哈默施密特 , W·谢尔
IPC分类号： G06F13/36
CPC分类号： H04B1/16 , G08C19/22 , H04L25/4902 , G06F13/364 , G06F2213/0062
摘要：本发明涉及接收器和用于接收信号的方法。其中，一种接收器包括：接收器电路，接收脉宽编码信号；以及采样电路，通过相对于量化函数过采样接收信号确定信号的脉冲的转变的位置，并且当确定的转变的位置距离根据量化函数的期望位置偏离多于预定范围时，生成表示意外事件的信号，其中量化函数将多个期望位置映射到多个值。

4. 发明授权

CN103210382B 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务失效
公开(公告)号：CN103210382B
公开(公告)日：2016-02-24
申请号：CN201180050719.0
申请日：2011-10-20
申请人：高通股份有限公司
发明人：克里斯蒂安·杜罗优 , 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 , 维诺德·沙马迪 , 马克·迈克尔·谢弗 , 乔舒亚·H·斯塔布斯 , 罗伯特·N·吉布森 , 克里斯·蒂里 , 穆因·H·汗 , 博胡斯拉夫·雷赫利克 , 萨拉杰·加代尔拉布 , 西蒙·布斯
IPC分类号： G06F13/362
CPC分类号： G06F13/37 , G06F13/1626 , G06F13/18 , G06F13/362 , G06F13/4256 , G06F2213/0038 , G06F2213/0062 , G06F2213/0064 , G06F2213/36 , Y02D10/14
摘要：揭示用于基于健康信息而仲裁通信总线上的总线事务的装置、系统、方法以及计算机可读媒体。主装置的健康信息可用以调整来自主装置的总线事务的优先级以满足所述主装置的服务质量要求。在一个实施例中，提供一种总线互连，且所述总线互连经配置以将来自多个主装置中的任一者的总线事务传送到耦接所述总线互连的从属装置。所述总线互连经进一步配置以将所述多个主装置中的每一者的健康信息映射到虚拟优先级空间中。所述总线互连经进一步配置以将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级。所述总线互连经进一步配置以基于所述多个主装置的物理优先级等级而仲裁所述多个主装置的总线事务。

5. 发明公开

CN104346314A 一种单总线接收逻辑结构有权
公开(公告)号：CN104346314A
公开(公告)日：2015-02-11
申请号：CN201310347693.7
申请日：2013-08-09
申请人：上海龙诚自动化系统有限公司
发明人：鲍长君
IPC分类号： G06F13/40
CPC分类号： G06F13/38 , G06F1/24 , G06F2213/0062
摘要：本发明公开了一种单总线接收逻辑结构，包括边缘触发模块、时钟发生模块和复位模块，所述边缘触发模块分别与复位模块、时钟发生模块相连接，所述复位模块与时钟发生模块相连接，所述边缘触发模块连接单总线信号输入端，用于识别数码串起始边缘并使能时钟发生模块开始时钟计时；所述时钟发生模块与系统时钟相连接，用于时钟计时，并按照预先设定的脉宽和帧位数，输出预先设定好的片选时钟信号、位时钟信号和帧复位信号。本发明取得的技术效果是：可以由硬件可编程器件实现该功能，硬件消耗资源少，时延小，处理速度快，实时性强，纯硬件执行不会发生软件死机，接收比特率不受MCU机器周期影响，可以实现对高速码率的接收。

6. 发明公开

CN103210382A 基于总线装置健康信息和相关功率管理而仲裁通信总线上的总线事务失效
公开(公告)号：CN103210382A
公开(公告)日：2013-07-17
申请号：CN201180050719.0
申请日：2011-10-20
申请人：高通股份有限公司
发明人：克里斯蒂安·杜罗优 , 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑 , 维诺德·沙马迪 , 马克·迈克尔·谢弗 , 乔舒亚·H·斯塔布斯 , 罗伯特·N·吉布森 , 克里斯·蒂里 , 穆因·H·汗 , 博胡斯拉夫·雷赫利克 , 萨拉杰·加代尔拉布 , 西蒙·布斯
IPC分类号： G06F13/362
CPC分类号： G06F13/37 , G06F13/1626 , G06F13/18 , G06F13/362 , G06F13/4256 , G06F2213/0038 , G06F2213/0062 , G06F2213/0064 , G06F2213/36 , Y02D10/14
摘要：揭示用于基于健康信息而仲裁通信总线上的总线事务的装置、系统、方法以及计算机可读媒体。主装置的健康信息可用以调整来自主装置的总线事务的优先级以满足所述主装置的服务质量要求。在一个实施例中，提供一种总线互连，且所述总线互连经配置以将来自多个主装置中的任一者的总线事务传送到耦接所述总线互连的从属装置。所述总线互连经进一步配置以将所述多个主装置中的每一者的健康信息映射到虚拟优先级空间中。所述总线互连经进一步配置以将所述虚拟优先级空间转译成所述多个主装置中的每一者的物理优先级等级。所述总线互连经进一步配置以基于所述多个主装置的物理优先级等级而仲裁所述多个主装置的总线事务。

7. 发明授权

US11709623B2 NAND-based storage device with partitioned nonvolatile write buffer 有权
公开(公告)号：US11709623B2
公开(公告)日：2023-07-25
申请号：US16054983
申请日：2018-08-03
申请人： SK hynix NAND Product Solutions Corp.
发明人： Michal Wysoczanski , Kapil Karkra , Piotr Wysocki , Anand S. Ramalingam
IPC分类号： G06F3/06 , G06F12/02 , G06F13/38
CPC分类号： G06F3/0656 , G06F3/061 , G06F3/0644 , G06F3/0679 , G06F12/0246 , G06F13/38 , G06F2212/7201 , G06F2212/7204 , G06F2213/0062
摘要： A storage system includes a NAND storage media and a nonvolatile storage media as a write buffer for the NAND storage media. The write buffer is partitioned, where the partitions are to buffer write data based on a classification of a received write request. Write requests are placed in the write buffer partition with other write requests of the same classification. The partitions have a size at least equal to the size of an erase unit of the NAND storage media. The write buffer flushes a partition once it has an amount of write data equal to the size of the erase unit.

8. 发明申请

US20140173148A1 APPROACH FOR WORKING AROUND STARVATION PROBLEMS IN A DATAPATH 审中-公开
标题翻译：在DATAPATH发生问题的工作方法
公开(公告)号：US20140173148A1
公开(公告)日：2014-06-19
申请号：US13715148
申请日：2012-12-14
申请人： NVIDIA CORPORATION
发明人： Dennis Kd Ma , Utpal Barman
IPC分类号： G06F13/38
CPC分类号： G06F13/4027 , G06F2213/0062
摘要： A starvation control engine operable to monitor data transactions within a computer system potentially prevents or corrects starvation issues. The starvation control engine is programmed to generate one or more bubbles in a data path based on one or more trigger events. The trigger events or the criteria underlying the trigger events may be programmed or changed by at least one of a user or the starvation control engine. The starvation control engine determines when, for how long, and how often to generate the one or more bubbles based on the type of event.
摘要翻译：可操作以监视计算机系统内的数据事务的饥饿控制引擎可能阻止或纠正饥饿问题。饥饿控制引擎被编程为基于一个或多个触发事件在数据路径中生成一个或多个气泡。触发事件或触发事件基础的准则可以由用户或饥饿控制引擎中的至少一个来编程或改变。饥饿控制引擎根据事件的类型确定何时，多长时间以及生成一个或多个气泡的频率。

9. 发明公开

EP2548110A1 SYSTEM AND METHOD FOR FRAME BUFFER STORAGE AND RETRIEVAL IN ALTERNATING ORIENTATIONS 审中-公开
标题翻译：系统和方法为交替方向图像存储及CALL
公开(公告)号：EP2548110A1
公开(公告)日：2013-01-23
申请号：EP11710072.7
申请日：2011-03-07
申请人： Qualcomm Mems Technologies, Inc.
发明人： TODOROVICH, Mark, M.
IPC分类号： G06F3/147 , G09G5/399 , G09G3/34
CPC分类号： G09G5/399 , G06F3/147 , G06F17/30858 , G06F2212/1016 , G06F2212/1041 , G06F2213/0062 , G09G3/3466 , G09G2310/04 , G09G2340/0492 , G09G2350/00
摘要： The present invention provides a method and apparatus for storing image data for successive frames in a frame buffer. Specifically, the method and apparatus allow for a display-sized frame buffer to be utilized where a host system provides image data in a format different from that which the display requires to be written to it while retaining the beneficial aspects of concurrent read and write operations from and to the frame buffer. Using this method a buffer controller receives image data from a host system in a first format (e.g. row-by-row) and writes it to the frame buffer in the first format. When the buffer is completely filled with the first frame, it is read out in a second format (e.g. column-by-column) by the buffer controller and provided to a display driver that writes the data to the display. As the first frame is read out in the second format, the buffer controller receives image data for a second frame from the host system in the first format, but rotates it before writing it to the frame buffer such that it is written to the frame buffer in the second format. This rotation allows the buffer controller to write to the frame buffer and the display driver to read from the frame buffer concurrently, despite the different image data format requirements of the host system and display. When the second frame is completely written to the buffer in the second format, the buffer controller then reads the buffer in the first format, and writes it to the display. At this point the process repeats. Thus, the benefits of concurrent read and write are preserved.

10. 发明申请

WO2009077503A1 DISPOSITIF D'AFFICHAGE ET PROCEDE D'OPTIMISATION DE LA BANDE PASSANTE MEMOIRE 审中-公开
标题翻译：显示器件和优化记忆通道的方法
公开(公告)号：WO2009077503A1
公开(公告)日：2009-06-25
申请号：PCT/EP2008/067554
申请日：2008-12-15
申请人： THALES , LEVASSEUR, Nicolas , JARDIN, Laurent , VERBEQUE, Jean-René
发明人： LEVASSEUR, Nicolas , JARDIN, Laurent , VERBEQUE, Jean-René
IPC分类号： G09G5/393
CPC分类号： G09G5/393 , G06F2213/0062 , G09G2310/04
摘要： L'invention concerne un dispositif d'affichage comportant une mémoire drapeau (5) contenant des drapeaux d'état de zones de pixels de l'image. L'invention est un dispositif d'affichage comportant un écran de visualisation (6) et une unité de génération graphique (4) réalisant au moins trois fonctions pour afficher une image, une première fonction d'effacement de données, une deuxième fonction de génération d'une image composée de pixels dans une première mémoire (1) et une troisième fonction d'affichage de l'image lisant lesdits pixels dans ladite mémoire (1) et pilotant l'écran (6), caractérisé en ce qu'une image est divisée en plusieurs zones distinctes de pixels et chaque zone est adressée par un drapeau, et le dispositif d'affichage comporte également une seconde mémoire (5) enregistrant l'état des drapeaux permettant à l'unité de génération graphique (4) d'exécuter la fonction d'affichage en fonction de l'état des drapeaux. L'invention s'applique à la génération d'images avec un fond uniforme prédominant, notamment aux applications du domaine aéronautique.
摘要翻译：本发明涉及一种显示装置，其包括标志存储器（5），其包含图像的像素区域的状态标志。本发明包括显示装置，其包括显示屏（6）和图形生成单元（4），该图形生成单元实现用于显示图像的至少三个功能，即第一数据擦除功能，用于生成包括像素的图像的第二功能在第一存储器（1）中，以及第三功能，用于通过读取所述存储器（1）中的像素并且控制所述屏幕（6）来显示所述图像，其特征在于，将图像划分为多个单独的像素区域，并且每个区域由标志寻址，其中显示设备还包括存储器（5），其存储标志状态，使得图形生成单元（4）可以基于标志状态执行显示功能。本发明可以用于产生具有主要均匀背景的图像，特别是用于航空航空的图像。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式