专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN107422254A 一种面向集成微系统的内建芯片健康状态自监测方法有权
公开(公告)号：CN107422254A
公开(公告)日：2017-12-01
申请号：CN201710619528.0
申请日：2017-07-26
申请人：北京时代民芯科技有限公司 , 北京微电子技术研究所
发明人：任永正 , 陆振林 , 荣金叶 , 焦烨 , 韩逸飞 , 王建永 , 祝长民 , 李楠 , 王枭鸿 , 李璟
IPC分类号： G01R31/317 , G01R19/25
CPC分类号： G01R31/31702 , G01R19/2509 , G01R31/31704 , G01R31/31726
摘要：本发明涉及一种面向集成微系统的内建芯片健康状态自监测方法，在集成微系统内设置电压采集电路、电流采集电路、实时时钟电路；集成微系统包括处理器、状态显示电路、通信电路、存储电路；将采集的电源电压、工作电流进行健康分析，如果数据在正确的阈值范围内，则在状态标记数组中进行正确信息记录，记录运行时间；如果数据不在正确的阈值范围内，表明错误发生，在状态标记数组中进行错误信息记录；驱动状态显示电路进行显示。本发明在集成微系统内部，构建了健康状态自检测方法，使得集成微系统在装机后，仍然能够对电特性的检测，实现对自身健康状态的分析和预测，解决了集成微系统在应用后，工作电流无法精确测试的问题。

2. 发明公开

CN105353298A 一种数字集成芯片测试仪无效
公开(公告)号：CN105353298A
公开(公告)日：2016-02-24
申请号：CN201510937482.8
申请日：2015-12-15
申请人：广西民族师范学院
发明人：杨秀增 , 李海生 , 黄灿胜 , 周思颖 , 蒙韦清 , 韦孟娇 , 陆伟艳
IPC分类号： G01R31/317
CPC分类号： G01R31/31702
摘要：本发明提供了一种数字集成芯片测试仪，包括测试模块、控制器单元、处理器单元和总线，其中，所述测试模块、控制器单元、处理器单元分别与所述总线连接，所述测试模块包括数字集成电路测试核心模块和集成电路测试IC座，所述数字集成电路测试核心模块与所述集成电路测试IC座连接。本发明的有益效果是：具有快速高效和成本低廉的优点。

3. 发明公开

CN108885645A 用于通过开放量子系统的瞬态电流的第一原理计算的O(1)阶算法有权
公开(公告)号：CN108885645A
公开(公告)日：2018-11-23
申请号：CN201780009783.1
申请日：2017-02-03
申请人：香港大学
发明人：王健 , 张景泰 , 付彬 , 俞之舟
IPC分类号： G06F17/50
CPC分类号： G01R19/2506 , B82Y10/00 , B82Y35/00 , G01R19/0053 , G01R19/04 , G01R31/31702 , Y10S977/734 , Y10S977/842 , Y10S977/88 , Y10S977/936
摘要：快速算法用于研究由于阶梯状脉冲引起的瞬态行为。该算法由两部分组成：只要T

4. 发明公开

CN107436217A 屏幕测试装置无效
公开(公告)号：CN107436217A
公开(公告)日：2017-12-05
申请号：CN201610364728.1
申请日：2016-05-28
申请人：富泰华工业(深圳)有限公司 , 鸿海精密工业股份有限公司
发明人：杨康险 , 周以庆 , 龙祥武 , 黄文宪
IPC分类号： G01M7/08
CPC分类号： G01R31/31717 , G01R1/04 , G01R1/07328 , G01R31/2853 , G01R31/2889 , G01R31/2891 , G01R31/31702 , G01R31/31937 , H01L22/14 , G01M7/08
摘要：本发明提供一种屏幕测试装置，用于测试一电子装置的屏幕，该测试装置包括一承载部、一第一支架、多个第二支架、多个气缸及一控制器，该承载部用于承载该电子装置，该第一支架用于固定该多个第二支架，该第二支架用于固定该气缸，该气缸对准该电子装置的屏幕，该控制器用于控制该气缸向该电子装置移动而对该电子装置的屏幕进行击打。本发明采用控制气缸击打屏幕的方式对电子装置的屏幕进行可靠性测试，从而有效地保证了电子装置的屏幕的质量。

5. 发明公开

CN109683085A 一种电子细胞自检方法有权
公开(公告)号：CN109683085A
公开(公告)日：2019-04-26
申请号：CN201910044394.3
申请日：2019-01-17
申请人：中国人民解放军陆军工程大学
发明人：孟亚峰 , 王博 , 蔡金燕 , 朱赛 , 吕贵洲
IPC分类号： G01R31/317
CPC分类号： G01R31/31702
摘要：本发明提供了一种电子细胞自检方法，该方法应用于电路检测技术领域，所述方法包括：基于剩余码确定电子细胞地址产生模块的第一编码；基于Berger码和剩余码确定电子细胞输入输出模块的第二编码；输入所述第一编码和第二编码至第一TRC级联电路得到电子细胞的故障指示信息。本发明提供的电子细胞自检方法能够检测单个故障和单向多位故障，实现胚胎电子细胞的编码自检。

6. 发明公开

CN104101768A 检测集成电路中电流变化失效
公开(公告)号：CN104101768A
公开(公告)日：2014-10-15
申请号：CN201410144305.X
申请日：2014-04-11
申请人：英飞凌科技股份有限公司
发明人： F·约斯特 , J·巴伦舍恩 , P·G·布勒克霍夫
IPC分类号： G01R19/12
CPC分类号： G01R19/00 , G01R15/181 , G01R31/002 , G01R31/26 , G01R31/2642 , G01R31/2648 , G01R31/2831 , G01R31/31702 , H01L24/34 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , Y10T307/865 , H01L2924/00 , H01L2224/37099 , H01L2224/84
摘要：本发明的实施例涉及检测集成电路中电流变化。本发明的实施例涉及电子应用，尤其涉及集成电路。这样的应用可以在电力电子领域中使用，其中需要测量电流以便控制特定的参数。一个实施例涉及一种集成电路，该集成电路包括用于检测电流变化的测量装置，其中所述测量装置包括至少一个线圈。

7. 发明公开

EP0752677A2 Parametric tuning of an integrated circuit after fabrication 失效
标题翻译： Parametrische Abstimmung einer integrierten Schaltung nach der Herstellung
公开(公告)号：EP0752677A2
公开(公告)日：1997-01-08
申请号：EP96304968.9
申请日：1996-07-05
申请人： SUN MICROSYSTEMS, INC.
发明人： Rajivan, Sathyanandan , Salem, Raoul B.
IPC分类号： G06F17/50
CPC分类号： G01R31/30 , G01R31/31702 , H03K19/0005 , H03K19/0027 , H03K19/018585 , H03K19/1731 , H03K2005/00071
摘要： The present invention provides an apparatus and method for repairing or improving the behavior of a tunable circuit of an integrated circuit (IC) when a target parameter exceeds a predetermined range due to a design and/or fabrication problem. The tunable circuit includes one or more tuning controllers for tuning a corresponding number of target circuits. Each tuning controller includes one or more registers and an optional decoder. Each target circuit includes a tunable portion and a functional portion. The functional portion can have one or more of a wide variety of functions including but not limited to logical gates, buffers, signal generators and amplifiers. The selectable parameters of the tunable circuit include timing delays, trip voltages, rise/fall times and/or output impedances. When a circuit designer wishes to tune the target parameter, an appropriate tuning pattern is latched into registers of the tuning controller. In turn, the tuning controller generates corresponding tuning pattern signals enabling target circuit(s) to changeably tune the target parameter by selectively enabling different tunable portions of the target circuit. For example, by selecting the appropriate load resistance and/or capacitance of the tunable circuit, the rise/fall time of the target circuit is tuned for compatibility with respect to the other portions of the IC or system. The tunable circuit of the present invention advantageously lends itself to post-fabrication correction of design or fabrication problems, thereby increasing the potential yield rate. In addition, the tunable circuit can be tested under different operating conditions in a non-destructive manner without the need for another time-consuming and costly IC fabrication cycle. Other advantages include the ability to selectively operate target circuit(s) of the IC at a higher speed under ideal conditions and at a lower speed under hostile conditions.
摘要翻译：本发明提供了一种由于设计和/或制造问题而在目标参数超过预定范围时修复或改进集成电路（IC）的可调电路的行为的装置和方法。可调谐电路包括用于调谐相应数目的目标电路的一个或多个调谐控制器。每个调谐控制器包括一个或多个寄存器和可选的解码器。每个目标电路包括可调部分和功能部分。功能部分可以具有一种或多种多种功能，包括但不限于逻辑门，缓冲器，信号发生器和放大器。可调谐电路的可选参数包括定时延迟，跳闸电压，上升/下降时间和/或输出阻抗。当电路设计者希望调整目标参数时，适当的调谐模式被锁存到调谐控制器的寄存器中。接着，调谐控制器产生相应的调谐模式信号，使得目标电路能够通过选择性地使得目标电路的不同可调谐部分可变地调谐目标参数。例如，通过选择可调电路的适当的负载电阻和/或电容，目标电路的上升/下降时间被调整以便相对于IC或系统的其它部分的兼容性。本发明的可调电路有利地适用于设计或制造问题的后制造校正，从而增加潜在的产量率。另外，可以以不破坏性的方式在不同的工作条件下测试可调谐电路，而不需要另外耗时且昂贵的IC制造周期。其它优点包括能够在恶劣条件下在理想条件下以较低速度选择性地操作IC的目标电路。

8. 发明申请

WO2017133672A1 ORDER O (1) ALGORITHM FOR FIRST-PRINCIPLES CALCULATION OF TRANSIENT CURRENT THROUGH OPEN QUANTUM SYSTEMS 审中-公开
标题翻译：基于开放量子系统的第一原理计算瞬态电流的O（1）算法
公开(公告)号：WO2017133672A1
公开(公告)日：2017-08-10
申请号：PCT/CN2017/072848
申请日：2017-02-03
申请人： THE UNIVERSITY OF HONG KONG
发明人： WANG, Jian , CHEUNG, King Tai , FU, Bin , YU, Zhizhou
IPC分类号： G06F17/50
CPC分类号： G01R19/2506 , B82Y10/00 , B82Y35/00 , G01R19/0053 , G01R19/04 , G01R31/31702 , Y10S977/734 , Y10S977/842 , Y10S977/88 , Y10S977/936
摘要： A fast algorithm is used to study the transient behavior due to the step-like pulse. This algorithm consists of two parts: The algorithm I reduces the computational complexity to T 0 N 3 for large systems as long as T 0 N 3 whenever T 2 beyond which it becomes T log 2 N for even longer time. Hence it is of order O(1) if T 2 . Benchmark calculation has been done on graphene nanoribbons with N=10 4 and T=10 8 . This new algorithm allows many large scale transient problems to be solved, including magnetic tunneling junctions and ferroelectric tunneling junctions that could not be achieved before.
摘要翻译：
快速算法用于研究由阶跃状脉冲引起的瞬态行为。该算法由两部分组成：只要T N ^{3 算法II采用快速多极技术，并且当T 超过它时变成T log _{3 2 N甚至更长的时间。因此，如果T ，它的阶数为O（1）。对N = 10 4和T = 10 8的石墨烯纳米带进行了基准计算。这种新算法可以解决许多大规模的瞬态问题，包括磁隧道结和铁电隧道结，这些都是以前无法实现的。}}

9. 发明申请

US20140306551A1 DETECTION OF CURRENT CHANGE IN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：检测集成电路中的电流变化
公开(公告)号：US20140306551A1
公开(公告)日：2014-10-16
申请号：US13862439
申请日：2013-04-14
申请人： Infineon Technologies AG
发明人： Franz JOST , Jens BARRENSCHEEN , Philip Georg BROCKERHOFF
IPC分类号： G01R19/00
CPC分类号： G01R19/00 , G01R15/181 , G01R31/002 , G01R31/26 , G01R31/2642 , G01R31/2648 , G01R31/2831 , G01R31/31702 , H01L24/34 , H01L2924/00014 , H01L2924/13055 , H01L2924/13091 , Y10T307/865 , H01L2924/00 , H01L2224/37099 , H01L2224/84
摘要： An embodiment relates to an integrated circuit comprising measurement means for detection of a current change, wherein said measurement means comprise at least one coil.
摘要翻译：实施例涉及包括用于检测电流变化的测量装置的集成电路，其中所述测量装置包括至少一个线圈。

10. 发明申请

US20030134442A1 Test structure and method for flash memory tunnel oxide quality 有权
公开(公告)号：US20030134442A1
公开(公告)日：2003-07-17
申请号：US10058672
申请日：2002-01-28
发明人： Tso-Hung Fan , Tao-Cheng Lu
IPC分类号： H01L021/66 , H01L023/58
CPC分类号： H01L22/32 , G01R31/31702 , G11C16/04 , G11C29/50 , G11C2029/0403 , G11C2029/5002 , H01L27/115
摘要： A method is used for testing a tunneling oxide layer of a flash memory. The method includes providing a test device. The test device includes a diffusion region, a floating gate electrode above the diffusion region, and a tunneling oxide layer disposed between the diffusion region and the floating gate electrode. Multiple contacts are disposed over the periphery of the floating gate but not over the diffusion region. Multiple contacts are disposed over the diffusion region. A first voltage is applied to the floating-gate contacts and A second voltage is applied on to the diffusion-region contacts.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式