专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200802014A 半導體製程效果的互連模式 INTERCONNECTION MODELING FOR SEMICONDUCTOR FABRICATION PROCESS EFFECTS 审中-公开
简体标题：半导体制程效果的互连模式 INTERCONNECTION MODELING FOR SEMICONDUCTOR FABRICATION PROCESS EFFECTS
公开(公告)号：TW200802014A
公开(公告)日：2008-01-01
申请号：TW096106143
申请日：2007-02-16
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：布魯內珍瑪莉 BRUNET, JEAN-MARIE , 葛勞普威廉S GRAUPP, WILLIAM S.
IPC分类号： G06F
CPC分类号： G06F17/5081 , G03F1/36 , G06F17/5036
摘要：在一具體實施例中,決定一在設計為使用光微影製程產生之積體電路設計的佈局中之互連物件。該互連物件包括佈局中之一寬度及一長度。基於產生一已產生輪廓物件之光微影製程之處理變異因數,決定一繪圖設計中之互連物件的輪廓產生。在該已產生輪廓物件中之複數分段可基於處理變異決定。接著,分段係基於產生的處理變異分離。接著決定用於該已產生輪廓物件之複數分段各者的調整寬度及調整長度。電阻及電容可使調整寬度及調整長度擷取。接著,可將LVS工具之輸出發送到SPICE模擬,以驗證該互連的電性行為。
简体摘要：在一具体实施例中,决定一在设计为使用光微影制程产生之集成电路设计的布局中之互连对象。该互连对象包括布局中之一宽度及一长度。基于产生一已产生轮廓对象之光微影制程之处理变异因子,决定一绘图设计中之互连对象的轮廓产生。在该已产生轮廓对象中之复数分段可基于处理变异决定。接着,分段系基于产生的处理变异分离。接着决定用于该已产生轮廓对象之复数分段各者的调整宽度及调整长度。电阻及电容可使调整宽度及调整长度截取。接着,可将LVS工具之输出发送到SPICE仿真,以验证该互连的电性行为。

2. 发明专利

TWI258965B 電子設計自動化中資訊之安全交換 SECURE EXCHANGE OF INFORMATION IN ELECTRONIC DESIGN AUTOMATION 失效
简体标题：电子设计自动化中信息之安全交换 SECURE EXCHANGE OF INFORMATION IN ELECTRONIC DESIGN AUTOMATION
公开(公告)号：TWI258965B
公开(公告)日：2006-07-21
申请号：TW093126430
申请日：2004-09-01
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：法古遜約翰G FERGUSON, JOHN G. , 皮可斯菲朶G PIKUS, FEDOR G. , 阪後恭平 SAKAJIRI, KYOHEI , 葛洛德羅倫斯W GRODD, LAURENCE W.
IPC分类号： H04L , G06F
CPC分类号： G06F21/6209 , G06F2221/2137
摘要：與電子設計自動化相關的資訊可在一安全方式下被交換。被認定為敏感且值得保護的資訊可藉由像是加密(encryption)，混淆(obfuscation)方法及其它保全方式來加以確保。該被保全的(secured)資訊可在不洩露至少某些被保全的資訊下被處理。例如，與積體電路可製造性相關的規則檔可被選擇性地註解用以指出該資訊值得保護的部分。一加密工具可被用來保全與電子設計自動化相關的資訊。一電子設計自動化工具然後可被解鎖並在不洩露該被保全的資訊下使用該被保全的資訊。在一態樣中，該資訊的存取或安全使用與一或多個條件是否被滿足有關(如，時間長度或使用者或存取數量)。例如，該工具可以是一實體驗證工具，其能夠查驗是否有任何一或多個積體電路布局有違反一或多個安全規則。
简体摘要：与电子设计自动化相关的信息可在一安全方式下被交换。被认定为敏感且值得保护的信息可借由像是加密(encryption)，混淆(obfuscation)方法及其它保全方式来加以确保。该被保全的(secured)信息可在不泄露至少某些被保全的信息下被处理。例如，与集成电路可制造性相关的守则档可被选择性地注解用以指出该信息值得保护的部分。一加密工具可被用来保全与电子设计自动化相关的信息。一电子设计自动化工具然后可被解锁并在不泄露该被保全的信息下使用该被保全的信息。在一态样中，该信息的存取或安全使用与一或多个条件是否被满足有关(如，时间长度或用户或存取数量)。例如，该工具可以是一实体验证工具，其能够查验是否有任何一或多个集成电路布局有违反一或多个安全守则。

3. 发明专利

TW200809558A 以模組為基礎之次解析輔助圖形(SRAF)插入技術 MODEL-BASED SRAF INSERTION 审中-公开
简体标题：以模块为基础之次解析辅助图形(SRAF)插入技术 MODEL-BASED SRAF INSERTION
公开(公告)号：TW200809558A
公开(公告)日：2008-02-16
申请号：TW095136334
申请日：2006-09-29
申请人：曼特製圖公司 MENTOR GRAPHICS CORPORATION
发明人：向格蘇梅D. SHANG, SHUMAY D. , 史瓦洛威莉莎 SWALLOW, LISA , 葛蘭尼克約里 GRANIK, YURI
IPC分类号： G06F
CPC分类号： G03F1/64 , G03F1/36
摘要：一用於產生罩幕布局數據之系統取回界定圖案之形狀的目標布局數據、或其部份,及一包含若干印刷及非印刷圖案之最佳化罩幕布局形狀。接著界定用於一或多個次解析輔助圖形(SRAFs)之罩幕布局數據,以逼近該最佳化罩幕布局形狀之一或多個非印刷圖案。
简体摘要：一用于产生罩幕布局数据之系统取回界定图案之形状的目标布局数据、或其部份,及一包含若干印刷及非印刷图案之最优化罩幕布局形状。接着界定用于一或多个次解析辅助图形(SRAFs)之罩幕布局数据,以逼近该最优化罩幕布局形状之一或多个非印刷图案。

4. 发明专利

TW200811684A 半導體製程效應之閘極模擬 GATE MODELING FOR SEMICONDUCTOR FABRICATION PROCESS EFFECTS 审中-公开
简体标题：半导体制程效应之闸极仿真 GATE MODELING FOR SEMICONDUCTOR FABRICATION PROCESS EFFECTS
公开(公告)号：TW200811684A
公开(公告)日：2008-03-01
申请号：TW096106147
申请日：2007-02-16
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：布魯內珍瑪莉 BRUNET, JEAN-MARIE , 葛勞普威廉S GRAUPP, WILLIAM S.
IPC分类号： G06F
CPC分类号： G06F17/5081 , G03F1/36 , G06F17/5036
摘要：在一具體實施例中,係提供一種用於決定一物件之輪廓簡化以供模擬的方法。該方法決定一在欲使用光微影製程產生之電晶體設計的佈局中之物件。該物件包括佈局中之一寬度及一長度。輪廓模擬係施行以決定一已產生輪廓物件。該輪廓模擬係模擬可能發生在光微影製程中之參數變異因數。接著基於該已產生輪廓物件決定該物件之一調整寬度及一調整長度。該調整寬度及調整長度係可用來決定一用於該物件之模擬的參數模型。例如,一佈局與簡圖比對(layout versus schematic, LVS)工具可回註該佈局。接著,SPICE模擬可使用LVS工具之輸出,以使用調整寬度及調整長度來驗證該電晶體之電性行為。
简体摘要：在一具体实施例中,系提供一种用于决定一对象之轮廓简化以供仿真的方法。该方法决定一在欲使用光微影制程产生之晶体管设计的布局中之对象。该对象包括布局中之一宽度及一长度。轮廓仿真系施行以决定一已产生轮廓对象。该轮廓仿真系仿真可能发生在光微影制程中之参数变异因子。接着基于该已产生轮廓对象决定该对象之一调整宽度及一调整长度。该调整宽度及调整长度系可用来决定一用于该对象之仿真的参数模型。例如,一布局与简图比对(layout versus schematic, LVS)工具可回注该布局。接着,SPICE仿真可使用LVS工具之输出,以使用调整宽度及调整长度来验证该晶体管之电性行为。

5. 发明专利

TW200720851A 密集性光學及加工校正(OPC) DENSE OPC 失效
简体标题：密集性光学及加工校正(OPC) DENSE OPC
公开(公告)号：TW200720851A
公开(公告)日：2007-06-01
申请号：TW095135534
申请日：2006-09-26
申请人：曼特製圖公司 MENTOR GRAPHICS CORPORATION
发明人：寇比尼可拉斯 B. COBB, NICOLAS B. , 杜多德拉葛斯 DUDAU, DRAGOS
IPC分类号： G03F
CPC分类号： G03F7/705 , G03F1/36 , G03F7/70441
摘要：本發明係揭露一計算用於在一佈局設計上進行光學及加工校正(OPC)或其他解析度增强技術之加工條件之方法。在一大致均勻格柵上於一佈局資料庫上估計加工條件。自經估計加工條件來生成輪廓曲線。輪廓曲線隨後相對於佈局中的特性作比較以決定邊緣置放誤差。從邊緣置放誤差可產生對於特性之OPC及其他校正。
简体摘要：本发明系揭露一计算用于在一布局设计上进行光学及加工校正(OPC)或其他分辨率增强技术之加工条件之方法。在一大致均匀格栅上于一布局数据库上估计加工条件。自经估计加工条件来生成轮廓曲线。轮廓曲线随后相对于布局中的特性作比较以决定边缘置放误差。从边缘置放误差可产生对于特性之OPC及其他校正。

6. 发明专利

TW200604870A 具備製程可調變範圍的積體電路佈線設計之方法 INTEGRATED CIRCUIT LAYOUT DESIGN METHODOLOGY WITH PROCESS VARIATION BANDS 审中-公开
简体标题：具备制程可调制范围的集成电路布线设计之方法 INTEGRATED CIRCUIT LAYOUT DESIGN METHODOLOGY WITH PROCESS VARIATION BANDS
公开(公告)号：TW200604870A
公开(公告)日：2006-02-01
申请号：TW094114881
申请日：2005-05-09
申请人：曼特製圖公司 MENTOR GRAPHICS CORPORATION
发明人：托瑞斯羅伯里斯朱安A. TORRES ROBLES, JUAN A.
IPC分类号： G06F
CPC分类号： G06F17/5081 , G03F1/36 , G06F17/5022 , G06F17/5036 , G06F2217/06 , G06F2217/10 , G06F2217/12 , G06F2217/84 , Y02T10/82
摘要：本發明揭示一藉由計算不同製程條件所造成一半導體晶圓上生成物件數的變異來分析IC佈線及設計之系統。分析該等變異以決定個別特性的失效或藉由對於製程變異的易受性(susceptibility)來評定佈線設計。一實施例中，變異係以具有一內邊緣及一外邊緣之PV–範圍代表，內邊緣係界定其中將永遠列印一物件之最小區域，外邊緣界定其中將在部分製程條件下列印一物件之最大區域。
简体摘要：本发明揭示一借由计算不同制程条件所造成一半导体晶圆上生成对象数的变异来分析IC布线及设计之系统。分析该等变异以决定个别特性的失效或借由对于制程变异的易受性(susceptibility)来评定布线设计。一实施例中，变异系以具有一内边缘及一外边缘之PV–范围代表，内边缘系界定其中将永远打印一对象之最小区域，外边缘界定其中将在部分制程条件下打印一对象之最大区域。

7. 发明专利

TWI267011B 設計微裝置之方法,設計微裝置之工具以及電腦可讀取媒體 METHOD OF DESIGNING A MICRODEVICE,TOOL FOR DESIGNING A MICRODEVICE AND COMPUTER-READABLE MEDIUM 失效
简体标题：设计微设备之方法,设计微设备之工具以及电脑可读取媒体 METHOD OF DESIGNING A MICRODEVICE,TOOL FOR DESIGNING A MICRODEVICE AND COMPUTER-READABLE MEDIUM
公开(公告)号：TWI267011B
公开(公告)日：2006-11-21
申请号：TW093121441
申请日：2004-07-16
申请人：曼特製圖公司 MENTOR GRAPHICS CORPORATION
发明人：沙威基約瑟夫D. SAWICKI, JOSEPH D. , 葛羅德勞倫斯W. GRODD, LAURENCE W. , 費古森約翰G. FERGUSON, JOHN G. , 達爾聖傑伊 DHAR, SANJAY
IPC分类号： G06F
CPC分类号： G06F17/50 , G05B2219/35028 , G05B2219/45028 , G06F2217/12 , Y02P90/265
摘要：揭示修改原有微裝置設計來改良該微裝置設計之可製造性之技術。使用此等技術，設計者接到設計資料相關製造標準。然後相關設計資料經識別且提供給微裝置設計者，其可選擇基於製造標準來修改設計。藉此方式，設計者可將來自製造廠之製造標準直接結合於微裝置的原始設計。
简体摘要：揭示修改原有微设备设计来改良该微设备设计之可制造性之技术。使用此等技术，设计者接到设计数据相关制造标准。然后相关设计数据经识别且提供给微设备设计者，其可选择基于制造标准来修改设计。借此方式，设计者可将来自制造厂之制造标准直接结合于微设备的原始设计。

8. 发明专利

TW200622275A 積體電路產率及品質分析方法與系統 INTEGRATED CIRCUIT YIELD AND QUALITY ANALYSIS METHODS AND SYSTEMS 审中-公开
简体标题：集成电路产率及品质分析方法与系统 INTEGRATED CIRCUIT YIELD AND QUALITY ANALYSIS METHODS AND SYSTEMS
公开(公告)号：TW200622275A
公开(公告)日：2006-07-01
申请号：TW094130394
申请日：2005-09-05
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：拉伊斯基詹努茲 RAJSKI, JANUSZ , 陳綱 CHEN, GANG , 奇姆馬丁 KEIM, MARTIN , 湯瑪拉帕尼納葛斯 TAMARAPALLI, NAGESH , 沙瑪馬尼許 SHARMA, MANISH , 唐華興 TANG, HUAXING
IPC分类号： G01R
CPC分类号： G06F11/2273 , G01R31/01 , G01R31/2846 , G01R31/2853 , G01R31/2894 , G01R31/31704 , G01R31/31835
摘要：本文揭示一種用以測試、分析和改善積體電路產出和品質之方法、設備和系統。例如，在一實施例中，至少部分從一組設計製造規則中獲取一組設計缺陷擷取規則；決定在一或多電路測試期間所應用的電路測試刺激；評估導因於所應用的電路測試之測試回應來識別失敗的積體電路，並且識別在該失敗的積體電路內發生的該應用電路測試附隨之一或多潛在缺陷類型；收集有關發生潛在缺陷類型的該失敗積體電路內重複識別的資訊；以及分析該收集的資訊來決定依照該實體配置呈現在積體電路製造中潛在缺陷類型的可能性。
简体摘要：本文揭示一种用以测试、分析和改善集成电路产出和品质之方法、设备和系统。例如，在一实施例中，至少部分从一组设计制造守则中获取一组设计缺陷截取守则；决定在一或多电路测试期间所应用的电路测试刺激；评估导因于所应用的电路测试之测试回应来识别失败的集成电路，并且识别在该失败的集成电路内发生的该应用电路测试附随之一或多潜在缺陷类型；收集有关发生潜在缺陷类型的该失败集成电路内重复识别的信息；以及分析该收集的信息来决定依照该实体配置呈现在集成电路制造中潜在缺陷类型的可能性。

9. 发明专利

TW200606632A 無關於壓縮器之錯誤診斷 COMPACTOR INDEPENDENT FAULT DIAGNOSIS 失效
简体标题：无关于压缩器之错误诊断 COMPACTOR INDEPENDENT FAULT DIAGNOSIS
公开(公告)号：TW200606632A
公开(公告)日：2006-02-16
申请号：TW094109665
申请日：2005-03-28
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：程梧佟 CHENG, WU TUNG , 蔡坤翰 TSAI, KUN-HAN , 黃瑜 HUANG, YU , 湯瑪拉帕尼納葛斯 TAMARAPALLI, NAGESH , 拉伊斯基詹努茲 RAJSKI, JANUSZ
IPC分类号： G06F
CPC分类号： G01R31/318547 , G06F11/267
摘要：所揭示者為一種用於執行錯誤診斷的方法、裝置及系統。在某些所揭示的具體實施例中，提供了可用於診斷來自已壓縮的測試回應之錯誤的方法。舉例而言，在一例示的具體實施例中，係接收到一至少部份以掃描為基礎之測試電路及一用以壓縮在該測試電路當中所捕捉的測試回應的一壓縮器之電路描述。並決定出由該壓縮器對於在該測試電路所捕捉的該等測試回應所執行的一轉換函數。一用於評估未壓縮的測試回應之診斷程序被修正為一已併入了該轉換函數於其中之已修正的診斷程序。本發明亦提供了電腦可讀取媒體，其包含用以致使一電腦來執行任何所揭示方法之電腦可執行指令。類似地，本發明亦提供電腦可讀取媒體，其包含可由任何所揭示方法識別的錯誤候選者表列，或是由所揭示方法產生或修正的電路描述。
简体摘要：所揭示者为一种用于运行错误诊断的方法、设备及系统。在某些所揭示的具体实施例中，提供了可用于诊断来自已压缩的测试回应之错误的方法。举例而言，在一例示的具体实施例中，系接收到一至少部份以扫描为基础之测试电路及一用以压缩在该测试电路当中所捕捉的测试回应的一压缩器之电路描述。并决定出由该压缩器对于在该测试电路所捕捉的该等测试回应所运行的一转换函数。一用于评估未压缩的测试回应之诊断进程被修正为一已并入了该转换函数于其中之已修正的诊断进程。本发明亦提供了电脑可读取媒体，其包含用以致使一电脑来运行任何所揭示方法之电脑可运行指令。类似地，本发明亦提供电脑可读取媒体，其包含可由任何所揭示方法识别的错误候选者表列，或是由所揭示方法产生或修正的电路描述。

10. 发明专利

TWI279672B 錯誤診斷方法和其進行之電路診斷 FAULT DIAGNOSIS METHOD AND CIRCUIT DIAGNOSIS BY THE SAME 失效
简体标题：错误诊断方法和其进行之电路诊断 FAULT DIAGNOSIS METHOD AND CIRCUIT DIAGNOSIS BY THE SAME
公开(公告)号：TWI279672B
公开(公告)日：2007-04-21
申请号：TW094109665
申请日：2005-03-28
申请人：曼特製圖股份有限公司 MENTOR GRAPHICS CORPORATION
发明人：程梧佟 CHENG, WU TUNG , 蔡坤翰 TSAI, KUN HAN , 黃瑜 HUANG, YU , 湯瑪拉帕尼納葛斯 TAMARAPALLI, NAGESH , 拉伊斯基詹努茲 RAJSKI, JANUSZ
IPC分类号： G06F
CPC分类号： G01R31/318547 , G06F11/267
摘要：所揭示者為一種用於執行錯誤診斷的方法、裝置及系統。在某些所揭示的具體實施例中，提供了可用於診斷來自已壓縮的測試回應之錯誤的方法。舉例而言，在一例示的具體實施例中，係接收到一至少部份以掃描為基礎之測試電路及一用以壓縮在該測試電路當中所捕捉的測試回應的一壓縮器之電路描述。並決定出由該壓縮器對於在該測試電路所捕捉的該等測試回應所執行的一轉換函數。一用於評估未壓縮的測試回應之診斷程序被修正為一已併入了該轉換函數於其中之已修正的診斷程序。本發明亦提供了電腦可讀取媒體，其包含用以致使一電腦來執行任何所揭示方法之電腦可執行指令。類似地，本發明亦提供電腦可讀取媒體，其包含可由任何所揭示方法識別的錯誤候選者表列，或是由所揭示方法產生或修正的電路描述。
简体摘要：所揭示者为一种用于运行错误诊断的方法、设备及系统。在某些所揭示的具体实施例中，提供了可用于诊断来自已压缩的测试回应之错误的方法。举例而言，在一例示的具体实施例中，系接收到一至少部份以扫描为基础之测试电路及一用以压缩在该测试电路当中所捕捉的测试回应的一压缩器之电路描述。并决定出由该压缩器对于在该测试电路所捕捉的该等测试回应所运行的一转换函数。一用于评估未压缩的测试回应之诊断进程被修正为一已并入了该转换函数于其中之已修正的诊断进程。本发明亦提供了电脑可读取媒体，其包含用以致使一电脑来运行任何所揭示方法之电脑可运行指令。类似地，本发明亦提供电脑可读取媒体，其包含可由任何所揭示方法识别的错误候选者表列，或是由所揭示方法产生或修正的电路描述。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式