专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20090006917A1 TEST CIRCUIT FOR SUPPORTING CONCURRENT TEST MODE IN A SEMICONDUCTOR MEMORY 失效
标题翻译：用于支持半导体存储器中的并流测试模式的测试电路
公开(公告)号：US20090006917A1
公开(公告)日：2009-01-01
申请号：US12144522
申请日：2008-06-23
申请人： Woo Hyun Seo
发明人： Woo Hyun Seo
IPC分类号： G01R31/3177 , G06F11/25
CPC分类号： G01R31/31701
摘要： A test circuit is capable of simultaneously performing various test modes. The test circuit includes a concurrent test mode controller for providing a plurality of decoding signals by receiving test mode input signals while test modes are being activated, and simultaneously providing the decoding signals if predetermined concurrent test mode signals are received.
摘要翻译：测试电路能够同时执行各种测试模式。测试电路包括并发测试模式控制器，用于通过在测试模式被激活时接收测试模式输入信号来提供多个解码信号，并且如果接收到预定的同时测试模式信号，则同时提供解码信号。

2. 发明授权

US07728644B2 Skew compensation circuit 失效
标题翻译：偏斜补偿电路
公开(公告)号：US07728644B2
公开(公告)日：2010-06-01
申请号：US12205261
申请日：2008-09-05
申请人： Woo Hyun Seo , Yong Ho Kong
发明人： Woo Hyun Seo , Yong Ho Kong
IPC分类号： G06F1/04
CPC分类号： H03K5/12
摘要： The present invention describes a skew compensation circuit that can compensate for changes in signal skew in response to changes in external environments and processes. The skew compensation circuit includes a controller for outputting a control signal according to whether an external power supply is supplied and its operation mode. The skew compensation circuit also includes a signal output unit which selects either a normal path or a skew reduction path according to the control signal and outputs an input signal through the selected path.
摘要翻译：本发明描述了一种可以补偿响应于外部环境和过程变化的信号偏差变化的偏斜补偿电路。偏斜补偿电路包括：控制器，用于根据外部电源是否提供控制信号及其运行模式来输出。偏斜补偿电路还包括根据控制信号选择正常路径或偏斜减少路径的信号输出单元，并通过所选路径输出输入信号。

3. 发明授权

US07689883B2 Test control circuit and semiconductor memory device including the same 失效
标题翻译：测试控制电路和包括其的半导体存储器件
公开(公告)号：US07689883B2
公开(公告)日：2010-03-30
申请号：US11777523
申请日：2007-07-13
申请人： Woo Hyun Seo
发明人： Woo Hyun Seo
IPC分类号： G11C29/00
CPC分类号： G06F11/263 , G01R31/31724
摘要： The present invention relates to a test control circuit controlling a test of an internal circuit and a semiconductor memory device including the same. The present invention provides a test control circuit having: an encoding unit encoding test mode signals input from the external and transferring them to global lines; a decoding unit decoding the signals transferred from the global lines; and a test mode enable signal generating circuit generating test mode enable signals controlling a test mode enable by combining the output signals of the decoding unit and an address designating a test mode item code.
摘要翻译：本发明涉及一种控制内部电路测试的测试控制电路和包括该测试控制电路的半导体存储器件。本发明提供了一种测试控制电路，具有：编码单元，编码从外部输入的测试模式信号并将其传送到全局线; 解码单元，对从全局线路传送的信号进行解码; 以及测试模式使能信号发生电路，通过组合解码单元的输出信号和指定测试模式项目代码的地址，生成测试模式使能信号来控制测试模式使能。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式