专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20110283067A1 Target Memory Hierarchy Specification in a Multi-Core Computer Processing System 失效
标题翻译：多核计算机处理系统中的目标内存层次规范
公开(公告)号：US20110283067A1
公开(公告)日：2011-11-17
申请号：US12777603
申请日：2010-05-11
申请人： Tong Chen , Yaoqing Gao , Kevin K. O'Brien , Zehra Sura , Lixin Zhang
发明人： Tong Chen , Yaoqing Gao , Kevin K. O'Brien , Zehra Sura , Lixin Zhang
IPC分类号： G06F12/08 , G06F12/00
CPC分类号： G06F12/0811 , G06F12/0862 , G06F2212/6028
摘要： Target memory hierarchy specification in a multi-core computer processing system is provided including a system for implementing prefetch instructions. The system includes a first core processor, a dedicated cache corresponding to the first core processor, and a second core processor. The second core processor includes instructions for executing a prefetch instruction that specifies a memory location and the dedicated local cache corresponding to the first core processor. Executing the prefetch instruction includes retrieving data from the memory location and storing the retrieved data on the dedicated local cache corresponding to the first core processor.
摘要翻译：提供了多核计算机处理系统中的目标存储器层级规范，包括用于实现预取指令的系统。该系统包括第一核心处理器，对应于第一核心处理器的专用缓存器和第二核心处理器。第二核心处理器包括用于执行指定存储器位置的预取指令和对应于第一核心处理器的专用本地高速缓存的指令。执行预取指令包括从存储器位置检索数据并将检索的数据存储在与第一核心处理器对应的专用本地高速缓存上。

2. 发明申请

US20070261042A1 COMPILER IMPLEMENTED SOFTWARE CACHE APPARATUS AND METHOD IN WHICH NON-ALIASED EXPLICITLY FETCHED DATA ARE EXCLUDED 有权
标题翻译：编译器实现的软件高速缓存设备和方法，其中非排除的显式数据被排除
公开(公告)号：US20070261042A1
公开(公告)日：2007-11-08
申请号：US11279768
申请日：2006-04-14
申请人： Tong Chen , John O'Brien , Kathryn O'Brien , Byoungro So , Zehra Sura , Tao Zhang
发明人： Tong Chen , John O'Brien , Kathryn O'Brien , Byoungro So , Zehra Sura , Tao Zhang
IPC分类号： G06F9/45
CPC分类号： G06F8/4442
摘要： A compiler implemented software cache apparatus and method in which non-aliased explicitly fetched data are excluded are provided. With the mechanisms of the illustrative embodiments, a compiler uses a forward data flow analysis to prove that there is no alias between the cached data and explicitly fetched data. Explicitly fetched data that has no alias in the cached data are excluded from the software cache. Explicitly fetched data that has aliases in the cached data are allowed to be stored in the software cache. In this way, there is no runtime overhead to maintain the correctness of the two copies of data. Moreover, the number of lines of the software cache that must be protected from eviction is decreased. This leads to a decrease in the amount of computation cycles required by the cache miss handler when evicting cache lines during cache miss handling.
摘要翻译：提供了一种编译器实现的软件缓存装置和方法，其中排除了非别名显式提取的数据。利用说明性实施例的机制，编译器使用前向数据流分析来证明在缓存的数据和显式提取的数据之间没有别名。在缓存数据中没有别名的显式获取的数据将从软件高速缓存中排除。在缓存数据中具有别名的明确获取的数据被允许存储在软件高速缓存中。以这种方式，没有运行时开销来维护两个数据副本的正确性。此外，必须防止驱逐的软件缓存的行数减少。这导致在高速缓存未命中处理期间驱逐高速缓存行时缓存未命中处理程序所需的计算周期量的减少。

3. 发明申请

US20080270705A1 METHOD AND APPARATUS FOR APPLICATION-SPECIFIC DYNAMIC CACHE PLACEMENT 有权
标题翻译：应用特定动态缓存放置的方法和装置
公开(公告)号：US20080270705A1
公开(公告)日：2008-10-30
申请号：US12165178
申请日：2008-06-30
申请人： KRISHNAN KUNJUNNY KAILAS , Rajiv Alazhath Ravindran , Zehra Sura
发明人： KRISHNAN KUNJUNNY KAILAS , Rajiv Alazhath Ravindran , Zehra Sura
IPC分类号： G06F12/08
CPC分类号： G06F12/0842 , G06F9/30043 , G06F9/3824 , G06F12/121
摘要： One embodiment of the present method and apparatus for application-specific dynamic cache placement includes grouping sets of data in a cache memory system into two or more virtual partitions and processing a load/store instruction in accordance with the virtual partitions, where the load/store instruction specifies at least one of the virtual partitions to which the load/store instruction is assigned.
摘要翻译：用于特定于应用的动态高速缓存放置的本方法和装置的一个实施例包括将高速缓冲存储器系统中的数据集合分组成两个或更多个虚拟分区，并根据虚拟分区处理加载/存储指令，其中加载/存储指令指定分配了加载/存储指令的虚拟分区中的至少一个。

4. 发明申请

US20080010413A1 Method and apparatus for application-specific dynamic cache placement 审中-公开
标题翻译：用于特定于应用程序的动态缓存放置的方法和设备
公开(公告)号：US20080010413A1
公开(公告)日：2008-01-10
申请号：US11482923
申请日：2006-07-07
申请人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
发明人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
IPC分类号： G06F12/00
CPC分类号： G06F12/0842 , G06F9/30043 , G06F9/3824 , G06F12/121
摘要： One embodiment of the present method and apparatus for application-specific dynamic cache placement includes grouping sets of data in a cache memory system into two or more virtual partitions and processing a load/store instruction in accordance with the virtual partitions, where the load/store instruction specifies at least one of the virtual partitions to which the load/store instruction is assigned.
摘要翻译：用于特定于应用的动态高速缓存放置的本方法和装置的一个实施例包括将高速缓冲存储器系统中的数据集合分组成两个或更多个虚拟分区，并根据虚拟分区处理加载/存储指令，其中加载/存储指令指定分配了加载/存储指令的虚拟分区中的至少一个。

5. 发明授权

US07836256B2 Method and apparatus for application-specific dynamic cache placement 有权
标题翻译：用于特定于应用程序的动态缓存放置的方法和设备
公开(公告)号：US07836256B2
公开(公告)日：2010-11-16
申请号：US12165178
申请日：2008-06-30
申请人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
发明人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
IPC分类号： G06F12/00
CPC分类号： G06F12/0842 , G06F9/30043 , G06F9/3824 , G06F12/121
摘要： One embodiment of the present method and apparatus for application-specific dynamic cache placement includes grouping sets of data in a cache memory system into two or more virtual partitions and processing a load/store instruction in accordance with the virtual partitions, where the load/store instruction specifies at least one of the virtual partitions to which the load/store instruction is assigned.
摘要翻译：用于特定于应用的动态高速缓存放置的本方法和装置的一个实施例包括将高速缓冲存储器系统中的数据集合分组成两个或更多个虚拟分区，并根据虚拟分区处理加载/存储指令，其中加载/存储指令指定分配了加载/存储指令的虚拟分区中的至少一个。

6. 发明授权

US07502890B2 Method and apparatus for dynamic priority-based cache replacement 失效
标题翻译：用于基于动态优先级的高速缓存替换的方法和装置
公开(公告)号：US07502890B2
公开(公告)日：2009-03-10
申请号：US11482924
申请日：2006-07-07
申请人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
发明人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
IPC分类号： G06F12/12
CPC分类号： G06F12/126
摘要： One embodiment of the present method and apparatus for dynamic priority-based cache replacement includes selectively assigning relative priority values to at least a subset of data items in the cache memory system, fetching a new data item to load into the cache memory system, the data item being associated with a priority value, and selecting an existing data item from the cache memory system to replace with the new data item, in accordance with the relative priority values and the priority value of the new data item.
摘要翻译：用于基于动态优先级的高速缓存替换的本方法和装置的一个实施例包括选择性地将相对优先级值分配给高速缓冲存储器系统中的数据项的至少一个子集，获取要加载到高速缓存存储器系统中的新数据项，数据项目与优先级值相关联，并且根据新数据项的相对优先级值和优先级值从高速缓冲存储器系统中选择现有数据项以替换新数据项。

7. 发明申请

US20080010414A1 Method and apparatus for dynamic priority-based cache replacement 失效
标题翻译：用于动态优先级高速缓存替换的方法和装置
公开(公告)号：US20080010414A1
公开(公告)日：2008-01-10
申请号：US11482924
申请日：2006-07-07
申请人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
发明人： Krishnan Kunjunny Kailas , Rajiv Alazhath Ravindran , Zehra Sura
IPC分类号： G06F12/00
CPC分类号： G06F12/126
摘要： One embodiment of the present method and apparatus for dynamic priority-based cache replacement includes selectively assigning relative priority values to at least a subset of data items in the cache memory system, fetching a new data item to load into the cache memory system, the data item being associated with a priority value, and selecting an existing data item from the cache memory system to replace with the new data item, in accordance with the relative priority values and the-priority value of the new data item.
摘要翻译：用于基于动态优先级的高速缓存替换的本方法和装置的一个实施例包括选择性地将相对优先级值分配给高速缓冲存储器系统中的数据项的至少一个子集，获取要加载到高速缓存存储器系统中的新数据项，数据项目与优先级值相关联，并且根据新数据项的相对优先级值和优先级值从高速缓冲存储器系统中选择现有数据项以替换新数据项。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式