会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US07650467B2 Coordination of multiprocessor operations with shared resources 失效
    • Coordination of multiprocessor operations with shared resources
    • 多处理器操作与共享资源协调
    • US07650467B2
    • 2010-01-19
    • US12052569
    • 2008-03-20
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • G06F13/00
    • G06F12/0831
    • In managing multiprocessor operations, a first processor repetitively reads a cache line wherein the cache line is cached from a line of a shared memory of resources shared by both the first processor and a second processor. Coherency is maintained between the shared memory line and the cache line in accordance with a cache coherency protocol. In one aspect, the repetitive cache line reading occupies the first processor and inhibits the first processor from accessing the shared resources. In another aspect, upon completion of operations by the second processor involving the shared resources, the second processor writes data to the shared memory line to signal to the first processor that the shared resources may be accessed by the first processor. In response, the first processor changes the state of the cache line in accordance with the cache coherency protocol and reads the data written by the second processor. Other embodiments are described and claimed.
    • 在管理多处理器操作时，第一处理器重复地读取高速缓存行，其中高速缓存行从由第一处理器和第二处理器共享的资源的共享存储器的一行缓存。 根据高速缓存一致性协议，在共享存储器线和高速缓存线之间保持一致性。 在一个方面，重复的高速缓存行读取占用第一处理器并且禁止第一处理器访问共享资源。 在另一方面，在由涉及共享资源的第二处理器完成操作之后，第二处理器将数据写入共享存储器线，以向第一处理器通知第一处理器可以访问共享资源。 作为响应，第一处理器根据高速缓存一致性协议改变高速缓存行的状态，并读取由第二处理器写入的数据。 描述和要求保护其他实施例。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US07418557B2 Managing multiprocessor operations 失效
    • Managing multiprocessor operations
    • 管理多处理器操作
    • US07418557B2
    • 2008-08-26
    • US11001476
    • 2004-11-30
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • G06F13/00
    • G06F12/0831
    • In managing multiprocessor operations, a first processor repetitively reads a cache line wherein the cache line is cached from a line of a shared memory of resources shared by both the first processor and a second processor. Coherency is maintained between the shared memory line and the cache line in accordance with a cache coherency protocol. In one aspect, the repetitive cache line reading occupies the first processor and inhibits the first processor from accessing the shared resources. In another aspect, upon completion of operations by the second processor involving the shared resources, the second processor writes data to the shared memory line to signal to the first processor that the shared resources may be accessed by the first processor. In response, the first processor changes the state of the cache line in accordance with the cache coherency protocol and reads the data written by the second processor. Other embodiments are described and claimed.
    • 在管理多处理器操作时，第一处理器重复地读取高速缓存行，其中高速缓存行从由第一处理器和第二处理器共享的资源的共享存储器的一行缓存。 根据高速缓存一致性协议，在共享存储器线和高速缓存线之间保持一致性。 在一个方面，重复的高速缓存行读取占用第一处理器并且禁止第一处理器访问共享资源。 在另一方面，在由涉及共享资源的第二处理器完成操作之后，第二处理器将数据写入共享存储器线，以向第一处理器通知第一处理器可以访问共享资源。 作为响应，第一处理器根据高速缓存一致性协议改变高速缓存行的状态，并读取由第二处理器写入的数据。 描述和要求保护其他实施例。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明申请
      US20080168238A1 COORDINATION OF MULTIPROCESSOR OPERATIONS WITH SHARED RESOURCES 失效
    • COORDINATION OF MULTIPROCESSOR OPERATIONS WITH SHARED RESOURCES
    • 使用共享资源协调多个运营商的运营
    • US20080168238A1
    • 2008-07-10
    • US12052569
    • 2008-03-20
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • Stephen LaRoux Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Dean Rankin , Cheng-Chung Song
    • G06F12/00
    • G06F12/0831
    • In managing multiprocessor operations, a first processor repetitively reads a cache line wherein the cache line is cached from a line of a shared memory of resources shared by both the first processor and a second processor. Coherency is maintained between the shared memory line and the cache line in accordance with a cache coherency protocol. In one aspect, the repetitive cache line reading occupies the first processor and inhibits the first processor from accessing the shared resources. In another aspect, upon completion of operations by the second processor involving the shared resources, the second processor writes data to the shared memory line to signal to the first processor that the shared resources may be accessed by the first processor. In response, the first processor changes the state of the cache line in accordance with the cache coherency protocol and reads the data written by the second processor. Other embodiments are described and claimed.
    • 在管理多处理器操作时，第一处理器重复地读取高速缓存行，其中高速缓存行从由第一处理器和第二处理器共享的资源的共享存储器的一行缓存。 根据高速缓存一致性协议，在共享存储器线和高速缓存线之间保持一致性。 在一个方面，重复的高速缓存行读取占用第一处理器并且禁止第一处理器访问共享资源。 在另一方面，在由涉及共享资源的第二处理器完成操作之后，第二处理器将数据写入共享存储器线，以向第一处理器通知第一处理器可以访问共享资源。 作为响应，第一处理器根据高速缓存一致性协议改变高速缓存行的状态，并读取由第二处理器写入的数据。 描述和要求保护其他实施例。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明申请
      US20060117147A1 Managing multiprocessor operations 失效
    • Managing multiprocessor operations
    • 管理多处理器操作
    • US20060117147A1
    • 2006-06-01
    • US11001476
    • 2004-11-30
    • Stephen Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Rankin , Cheng-Chung Song
    • Stephen Blinick , Yu-Cheng Hsu , Lucien Mirabeau , Ricky Rankin , Cheng-Chung Song
    • G06F12/14
    • G06F12/0831
    • In managing multiprocessor operations, a first processor repetitively reads a cache line wherein the cache line is cached from a line of a shared memory of resources shared by both the first processor and a second processor. Coherency is maintained between the shared memory line and the cache line in accordance with a cache coherency protocol. In one aspect, the repetitive cache line reading occupies the first processor and inhibits the first processor from accessing the shared resources. In another aspect, upon completion of operations by the second processor involving the shared resources, the second processor writes data to the shared memory line to signal to the first processor that the shared resources may be accessed by the first processor. In response, the first processor changes the state of the cache line in accordance with the cache coherency protocol and reads the data written by the second processor. Other embodiments are described and claimed.
    • 在管理多处理器操作时，第一处理器重复地读取高速缓存行，其中高速缓存行从由第一处理器和第二处理器共享的资源的共享存储器的一行缓存。 根据高速缓存一致性协议，在共享存储器线和高速缓存线之间保持一致性。 在一个方面，重复的高速缓存行读取占用第一处理器并且禁止第一处理器访问共享资源。 在另一方面，在由涉及共享资源的第二处理器完成操作之后，第二处理器将数据写入共享存储器线，以向第一处理器通知第一处理器可以访问共享资源。 作为响应，第一处理器根据高速缓存一致性协议改变高速缓存行的状态，并读取由第二处理器写入的数据。 描述和要求保护其他实施例。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号