专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08516413B1 Compilation and simulation of a circuit design 有权
标题翻译：电路设计的编译和仿真
公开(公告)号：US08516413B1
公开(公告)日：2013-08-20
申请号：US13468933
申请日：2012-05-10
申请人： Sandeep S. Deshpande , Hem C. Neema , Valeria Mihalache , Kumar Deepak , Sonal Santan , David K. Liddell
发明人： Sandeep S. Deshpande , Hem C. Neema , Valeria Mihalache , Kumar Deepak , Sonal Santan , David K. Liddell
IPC分类号： G06F9/45
CPC分类号： G06F17/5045 , G06F17/5022
摘要： One or more embodiments provide a method of HDL simulation that determines dependencies, forcing characteristics, and strength characteristics of nets for the entire circuit design during compilation. Simulation code and data structures are generated for each net, individually, based on the determined characteristics of the respective net. As a result, rather than implementing code for simulation of each net capable of handling every possible combination of the characteristics, less complex code and data structures may be generated for simulation of the nets.
摘要翻译：一个或多个实施例提供了一种HDL模拟方法，其确定编译期间整个电路设计的网络的依赖性，强制特性和强度特性。基于相应网的确定的特性，分别为每个网络生成模拟代码和数据结构。结果，不是为了实现能够处理每个可能的特征组合的每个网络的模拟实现代码，而是可以生成用于模拟网络的较不复杂的代码和数据结构。

2. 发明授权

US08640064B1 Hardware description language simulator tracing and control 有权
标题翻译：硬件描述语言模拟器跟踪和控制
公开(公告)号：US08640064B1
公开(公告)日：2014-01-28
申请号：US13494807
申请日：2012-06-12
申请人： David K. Liddell , Roger Ng
发明人： David K. Liddell , Roger Ng
IPC分类号： G06F17/50
CPC分类号： G06F17/5022
摘要： Processing a circuit design specified in a hardware description language (HDL) can include, for each of a plurality of nets of the circuit design, creating a trace memory structure, using a processor, during compilation of the HDL circuit design. Each trace memory structure can include trace properties indicating whether tracing is active for the net. A transaction function can be generated during compilation for each net. The transaction function can be configured to invoke tracing for each net during simulation of the circuit design according to an evaluation of the trace properties for the net.
摘要翻译：在硬件描述语言（HDL）中指定的电路设计的处理可以包括对于电路设计的多个网络中的每一个，在HDL电路设计的编译期间，使用处理器创建跟踪存储器结构。每个跟踪内存结构可以包括跟踪属性，指示跟踪是否对网络有效。在每个网络的编译期间可以生成事务功能。交易功能可以配置为根据对网络的跟踪属性的评估在模拟电路设计期间为每个网络调用跟踪。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式