专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08099638B2 Apparatus and methods for tuning a memory interface 有权
标题翻译：用于调整存储器接口的装置和方法
公开(公告)号：US08099638B2
公开(公告)日：2012-01-17
申请号：US10987499
申请日：2004-11-12
申请人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
发明人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
IPC分类号： G11C29/12 , G06F12/00
CPC分类号： G11C29/36 , G11C29/10 , G11C2029/3602
摘要： The disclosure relates to a programmable virtual memory client, that includes programmable control logic configured to generate at least one data pattern sequence from a number of stored data patterns. Additionally, the virtual memory client includes virtual memory client control logic configured to use the generated at least one data pattern sequence to at least one of read from and write to at least one memory device. A method includes generating at least one data pattern sequence from a number of stored data patterns and writing and reading the data pattern sequence from and to a memory device.
摘要翻译：本公开涉及可编程虚拟存储器客户端，其包括被配置为从多个存储的数据模式生成至少一个数据模式序列的可编程控制逻辑。另外，虚拟存储器客户端包括虚拟存储器客户端控制逻辑，其被配置为将所生成的至少一个数据模式序列用于从至少一个存储器设备的读取和写入中的至少一个。一种方法包括从多个存储的数据模式生成至少一个数据模式序列，并从存储器设备写入和读取数据模式序列。

2. 发明申请

US20120096218A1 APPARATUS AND METHODS FOR TUNING A MEMORY INTERFACE 审中-公开
标题翻译：用于调整记忆界面的装置和方法
公开(公告)号：US20120096218A1
公开(公告)日：2012-04-19
申请号：US13335065
申请日：2011-12-22
申请人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
发明人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
IPC分类号： G06F12/02
CPC分类号： G11C29/36 , G11C29/10 , G11C2029/3602
摘要： The disclosure relates to an integrated circuit including programmable control logic configured to generate at least one data pattern sequence from a number of stored data patterns and using the generated at least one data pattern sequence to at least one of read from and write to at least one memory device. A method includes generating at least one data pattern sequence from a number of stored data patterns and writing and reading the data pattern sequence from and to a memory device.
摘要翻译：本公开涉及包括可编程控制逻辑的集成电路，该可编程控制逻辑被配置为从多个存储的数据模式生成至少一个数据模式序列，并且使用所生成的至少一个数据模式序列至少一个读取和写入至少一个存储设备。一种方法包括从多个存储的数据模式生成至少一个数据模式序列，并从存储器设备写入和读取数据模式序列。

3. 发明申请

US20060106948A1 Apparatus and methods for tuning a memory interface 有权
标题翻译：用于调整存储器接口的装置和方法
公开(公告)号：US20060106948A1
公开(公告)日：2006-05-18
申请号：US10987499
申请日：2004-11-12
申请人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
发明人： Sagheer Ahmad , Eric Scott , Joe Macri , Dan Shimizu
IPC分类号： G06F3/00
CPC分类号： G11C29/36 , G11C29/10 , G11C2029/3602
摘要： The disclosure relates to a programmable virtual memory client, that includes programmable control logic configured to generate at least one data pattern sequence from a number of stored data patterns. Additionally, the virtual memory client includes virtual memory client control logic configured to use the generated at least one data pattern sequence to at least one of read from and write to at least one memory device. A method includes generating at least one data pattern sequence from a number of stored data patterns and writing and reading the data pattern sequence from and to a memory device.
摘要翻译：本公开涉及可编程虚拟存储器客户端，其包括被配置为从多个存储的数据模式生成至少一个数据模式序列的可编程控制逻辑。另外，虚拟存储器客户端包括虚拟存储器客户端控制逻辑，其被配置为将所生成的至少一个数据模式序列用于从至少一个存储器设备的读取和写入中的至少一个。一种方法包括从多个存储的数据模式生成至少一个数据模式序列，并从存储器设备写入和读取数据模式序列。

4. 发明申请

US20060097749A1 Dynamic impedance compensation circuit and method 有权
标题翻译：动态阻抗补偿电路及方法
公开(公告)号：US20060097749A1
公开(公告)日：2006-05-11
申请号：US10982485
申请日：2004-11-05
申请人： Sagheer Ahmad , Lin Chen , Sam Huynh , Shu-Shia Chow , Joe Macri
发明人： Sagheer Ahmad , Lin Chen , Sam Huynh , Shu-Shia Chow , Joe Macri
IPC分类号： H03K17/16
CPC分类号： H03K19/0005
摘要： An impedance compensation circuit generates per-group pull-up impedance information and per-group pull-down impedance information to calibrate a plurality of input/output pads and dynamically updates impedance information on a per channel basis. A group refers to a group of I/O pads having similar output drive strengths in a channel. A channel refers to all I/O pads, which collectively provide a bus interface to an external device. For example, all the I/O pads interfacing with a memory module may be grouped into a channel, and address I/O pads in a channel may be arranged into a “group.” Memory I/O pads may be grouped together into a channel since memory interface pads have input/output characteristics that may be different from those of other types of I/O pads in the chip. According to one embodiment, per-group programmable offset information provides calibration information that may be different for each group in each channel.
摘要翻译：阻抗补偿电路产生每组上拉阻抗信息和每组下拉阻抗信息以校准多个输入/输出焊盘，并基于每个通道动态地更新阻抗信息。组是指在通道中具有相似输出驱动强度的一组I / O焊盘。一个通道是指所有的I / O焊盘，它们共同地为外部设备提供总线接口。例如，与存储器模块接口的所有I / O焊盘可以分组成通道，并且通道中的地址I / O焊盘可以被布置成“组”。存储器I / O焊盘可以被组合在一起成为通道，因为存储器接口焊盘具有与芯片中的其它类型的I / O焊盘的输入/输出特性不同的输入/输出特性。根据一个实施例，每组可编程偏移信息提供对于每个通道中的每个组可以不同的校准信息。

5. 发明授权

US07227376B2 Dynamic impedance compensation circuit and method 有权
标题翻译：动态阻抗补偿电路及方法
公开(公告)号：US07227376B2
公开(公告)日：2007-06-05
申请号：US10982485
申请日：2004-11-05
申请人： Sagheer Ahmad , Lin Chen , Sam Huynh , Shu-Shia Chow , Joe Macri
发明人： Sagheer Ahmad , Lin Chen , Sam Huynh , Shu-Shia Chow , Joe Macri
IPC分类号： H03K17/16 , H03K19/003
CPC分类号： H03K19/0005
摘要： An impedance compensation circuit generates per-group pull-up impedance information and per-group pull-down impedance information to calibrate a plurality of input/output pads and dynamically updates impedance information on a per channel basis. A group refers to a group of I/O pads having similar output drive strengths in a channel. A channel refers to all I/O pads, which collectively provide a bus interface to an external device. For example, all the I/O pads interfacing with a memory module may be grouped into a channel, and address I/O pads in a channel may be arranged into a “group.” Memory I/O pads may be grouped together into a channel since memory interface pads have input/output characteristics that may be different from those of other types of I/O pads in the chip. According to one embodiment, per-group programmable offset information provides calibration information that may be different for each group in each channel.
摘要翻译：阻抗补偿电路产生每组上拉阻抗信息和每组下拉阻抗信息以校准多个输入/输出焊盘，并基于每个通道动态地更新阻抗信息。组是指在通道中具有相似输出驱动强度的一组I / O焊盘。一个通道是指所有的I / O焊盘，它们共同地为外部设备提供总线接口。例如，与存储器模块接口的所有I / O焊盘可以分组成通道，并且通道中的地址I / O焊盘可以被布置成“组”。存储器I / O焊盘可以被组合在一起成为通道，因为存储器接口焊盘具有与芯片中的其它类型的I / O焊盘的输入/输出特性不同的输入/输出特性。根据一个实施例，每组可编程偏移信息提供对于每个通道中的每个组可以不同的校准信息。

6. 发明申请

US20060115016A1 Methods and apparatus for transmitting and receiving data signals 审中-公开
标题翻译：用于发送和接收数据信号的方法和装置
公开(公告)号：US20060115016A1
公开(公告)日：2006-06-01
申请号：US10987747
申请日：2004-11-12
申请人： Lin Chen , Sam Huynh , Joe Macri
发明人： Lin Chen , Sam Huynh , Joe Macri
IPC分类号： H04L27/20
CPC分类号： G11C7/1078 , G11C7/1051 , G11C7/1057 , G11C7/1066 , G11C7/1084 , G11C2207/2254
摘要： Methods and apparatus for transmitting and receiving data in a memory interface are disclosed. The apparatus include a programmable transceiver having a variable duty cycle control, with the transceiver having at least one of a programmable variable duty cycle receiver and a programmable variable duty cycle transmitter. The receiver and the transmitter are both responsive to variable duty cycle control data and operate to vary a duty cycle of one of incoming and outgoing data. By providing programmability to the data duty cycle, the transceiver can optimally accommodate different memory device standards.
摘要翻译：公开了在存储器接口中发送和接收数据的方法和装置。该装置包括具有可变占空比控制的可编程收发器，该收发器具有可编程可变占空比接收器和可编程可变占空比发射器中的至少一个。接收器和发射器都响应于可变占空比控制数据，并且操作以改变输入和输出数据之一的占空比。通过提供数据占空比的可编程性，收发器可以最佳地适应不同的存储器设备标准。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式