专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005031852A1 INDIRECT BONDING WITH DISAPPEARANCE OF THE BONDING LAYER 审中-公开
标题翻译：与粘结层隔离的间接粘结
公开(公告)号：WO2005031852A1
公开(公告)日：2005-04-07
申请号：PCT/IB2004/003324
申请日：2004-09-30
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , GHYSELEN, Bruno , AULNETTE, Cécile , RAYSSAC, Olivier , CAYREFOURCQ, Ian
发明人： DAVAL, Nicolas , GHYSELEN, Bruno , AULNETTE, Cécile , RAYSSAC, Olivier , CAYREFOURCQ, Ian
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007 , H01L21/76254 , Y10S438/933
摘要： The invention provides a method of producing a structure comprising a thin layer (2") of semiconductive material on a support substrate (20), said thin layer (2") being obtained from a donor substrate (10) comprising an upper layer (2) of semiconductor material, the method being characterized in that it comprises: - forming on said upper layer (2) a bonding layer (3) of a material that accepts diffusion of an element of the material of the upper layer (2); - cleaning said bonding layer (3) for mastering its bonding adhesion; - bonding the donor substrate (10), from the side of the bonding layer (3) previously formed on the upper layer (2) and cleaned, to the support substrate (20); and - diffusing said element from the upper layer into the bonding layer to homogenize the concentration of said element in the bonding layer and said upper layer, to constitute said thin layer (2") of the structure with said bonding layer and said upper layer.
摘要翻译：本发明提供一种制造包括半导体材料薄层（2“）的结构在支撑衬底（20）上的方法，所述薄层（2”）由施主衬底（10）获得，所述施主衬底（10）包括上层），其特征在于包括：在所述上层（2）上形成接受上层（2）的材料的元素的扩散的材料的接合层（3）; - 清洁所述粘合层（3），用于掌握其粘合粘合; 从所述上层（2）上预先形成的所述接合层（3）的一侧将所述施主基板（10）接合并清洁到所述支撑基板（20）; 以及 - 将所述元件从所述上层扩散到所述接合层中，以使所述结合层和所述上层中的所述元素的浓度均匀化，以用所述接合层和所述上层构成所述结构的所述薄层（2“）。

2. 发明申请

WO2010000596A1 PROCESS FOR MANUFACTURING A STRUCTURE COMPRISING A GERMANIUM LAYER ON A SUBSTRATE 审中-公开
标题翻译：在基板上制造包含锗层的结构的方法
公开(公告)号：WO2010000596A1
公开(公告)日：2010-01-07
申请号：PCT/EP2009/057293
申请日：2009-06-12
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , KONONCHUK, Oleg , GUIOT, Eric , AULNETTE, Cécile , LALLEMENT, Fabrice , FIGUET, Christophe , LANDRU, Didier
发明人： DAVAL, Nicolas , KONONCHUK, Oleg , GUIOT, Eric , AULNETTE, Cécile , LALLEMENT, Fabrice , FIGUET, Christophe , LANDRU, Didier
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/2007 , H01L21/76256
摘要： The present invention relates to a process for manufacturing a structure comprising a germanium layer (3) on a support substrate (1), characterised in that it comprises the following steps: (a) formation of an intermediate structure (10) comprising said support substrate (1), a silicon oxide layer (20) and said germanium layer (3), the silicon oxide layer (20) being in direct contact with the germanium layer (3), (b) application to said intermediate structure (10) of a heat treatment, in a neutral or reducing atmosphere, at a defined temperature and for a defined time, to diffuse at least part of the oxygen from the silicon oxide layer (20) through the germanium layer (3).
摘要翻译：本发明涉及一种用于制造包括在支撑衬底（1）上的锗层（3）的结构的方法，其特征在于包括以下步骤：（a）形成包含所述支撑衬底的中间结构（10）（1），氧化硅层（20）和所述锗层（3），氧化硅层（20）与锗层（3）直接接触，（b）施加到所述中间结构（10）在中性或还原性气氛中，在限定的温度下和在一定时间内进行热处理，以使至少部分氧从氧化硅层（20）扩散通过锗层（3）。

3. 发明申请

WO2007006803A1 PROCEDE DE DIMINUTION DE LA RUGOSITE D'UNE COUCHE EPAISSE D'ISOLANT 审中-公开
标题翻译：减少厚度绝缘层粗糙度的方法
公开(公告)号：WO2007006803A1
公开(公告)日：2007-01-18
申请号：PCT/EP2006/064169
申请日：2006-07-12
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , KERDILES, Sébastien , AULNETTE, Cécile
发明人： DAVAL, Nicolas , KERDILES, Sébastien , AULNETTE, Cécile
IPC分类号： H01L21/311 , H01L21/3105 , H01L21/20
CPC分类号： H01L21/76254 , H01L21/31055 , H01L21/31116
摘要： L'invention concerne un procédé de fabrication d'un substrat apte à être utilisé dans les domaines de l'électronique, l'optoélectronique et l'optique, caractérisé en ce qu'il comprend au moins les étapes suivantes, réalisées dans cet ordre : a) le dépôt, sur un substrat donneur (1), d'une couche d'isolant (2) dont l'épaisseur est supérieure ou égale à 20 nm et dont la rugosité est supérieure ou égale à 3 angströms RMS, pour un balayage de 2 µm x 2 µm, b) traitement de lissage (SP) de la surface libre (20) de cette couche d'isolant (2), en utilisant un plasma gazeux, formé dans une enceinte sous une pression de gaz supérieure à 0,25 Pa, ce plasma étant créé à l'aide d'un générateur de radiofréquences RF, qui permet d'appliquer à ladite couche d'isolant (2), une densité de puissance supérieure à 0,6 W/cm 2 , la durée de ce traitement de lissage étant d'au moins 10 secondes, c) formation d'une zone de fragilisation (10) par implantation d'espèces atomiques, à l'intérieur dudit substrat donneur (1), pour y délimiter une couche (11), dite "active" et un reste (12).
摘要翻译：本发明涉及一种用于制造适用于电子学，光电子学和光学领域的衬底的方法，其特征在于至少包括以下连续步骤：a）在施主衬底（1）上沉积绝缘层（2 ），其厚度不小于20nm，粗糙度不小于3埃RMS，扫描为2μm×2μm; b）使用在气压高于0.25Pa的室中形成的气体等离子体来平滑处理（SP）所述绝缘层（2）的自由表面（20），所述等离子体通过射频RF 发电机，其使所述绝缘层（2）具有高于0.6W / cm 2的功率密度，所述平滑处理的持续时间不小于10秒; c）通过在所述施主衬底（1）内部注入原子物质形成弱化区（10），以在其中界定所谓的“活性”层（11）和残余物（12）。

4. 发明申请

WO2006010996A1 METHOD FOR DETERMINING THE COMPOSITION OF A LAYER 审中-公开
标题翻译：用于确定层的组成的方法
公开(公告)号：WO2006010996A1
公开(公告)日：2006-02-02
申请号：PCT/IB2004/002606
申请日：2004-07-20
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , TIBERJ, Antoine , AULNETTE, Cécile
发明人： DAVAL, Nicolas , TIBERJ, Antoine , AULNETTE, Cécile
IPC分类号： H01L21/66
CPC分类号： H01L22/12
摘要： The invention proposes a method for determining the composition of a layer, said layer being of a composed semiconductor material which comprises at least two elements and has an oxidation rate related to the concentration within said material of an element among said elements, said layer having a main surface, said method comprising the steps of: oxidizing the main surface of said layer for forming an oxide layer on said main surface; measuring the thickness of said oxide layer on said main surface; determining, from said thickness measurement, the concentration, within the composed material of said layer, of said element whose concentration is related to the oxidation rate. Application to the determination of a variable Ge concentration within a SiGe layer.
摘要翻译：本发明提出了一种用于确定层的组成的方法，所述层是包含至少两个元素的组成半导体材料，并且具有与所述元件中元素的所述材料内的浓度相关的氧化速率，所述层具有所述方法包括以下步骤：氧化所述层的主表面以在所述主表面上形成氧化物层; 测量所述主表面上的所述氧化物层的厚度; 根据所述厚度测量确定所述层的组成材料中浓度与氧化速率相关的所述元素的浓度。应用于确定SiGe层内的可变Ge浓度。

5. 发明申请

WO2006029651A1 METHOD OF MANUFACTURING A SILICON DIOXIDE LAYER 审中-公开
标题翻译：制造二氧化硅层的方法
公开(公告)号：WO2006029651A1
公开(公告)日：2006-03-23
申请号：PCT/EP2004/011616
申请日：2004-09-16
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , ASM INTERNATIONAL , BOURDELLE, Konstantin , DAVAL, Nicolas , CAYREFOURCQ, Ian , VAN AERDE, Steven, R., A. , DE BLANK, Marinus, J. , VAN DER JEUGD, Cornelius, A.
发明人： BOURDELLE, Konstantin , DAVAL, Nicolas , CAYREFOURCQ, Ian , VAN AERDE, Steven, R., A. , DE BLANK, Marinus, J. , VAN DER JEUGD, Cornelius, A.
IPC分类号： H01L21/316
CPC分类号： H01L21/31612 , C23C16/402 , H01L21/02164 , H01L21/02216 , H01L21/02271
摘要： The invention relates to a of manufacturing a silicon dioxide layer (2) of low roughness, comprising the step of: - depositing a layer of silicon dioxide (2) over a substrate (1) by a low pressure chemical vapour deposition (LPCVD) process, the deposition process employing simultaneously a flow of tetraethylorthosilicate (TEOS) as the source material for the film deposition and a flow of a diluant gas that it not reactive with TEOS, so that the diluant gas / TEOS flow ratio is between 0.5 and 100; - annealing said silicon dioxide layer at a temperature between 600°C and 1200°C, for a duration between 10 minutes and 6 hours.
摘要翻译：本发明涉及一种制造低粗糙度的二氧化硅层（2），包括以下步骤： - 通过低压化学气相沉积（LPCVD）工艺在衬底（1）上沉积二氧化硅层（2），同时采用原硅酸四乙酯（TEOS）作为膜沉积的源材料的流动和与TEOS不反应的稀释气体的流动，使得稀释气体/ TEOS流动比在0.5和100之间的沉积方法; - 在600℃至1200℃之间的温度下将所述二氧化硅层退火10分钟至6小时。

6. 发明申请

WO2006032298A1 PLANARIZATION OF EPITAXIAL HETEROSTRUCTURES INCLUDING THERMAL TREATMENT 审中-公开
标题翻译：包含热处理的外源性结构的平面化
公开(公告)号：WO2006032298A1
公开(公告)日：2006-03-30
申请号：PCT/EP2004/011439
申请日：2004-09-22
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MARTINEZ, Muriel , DAVAL, Nicolas , RAYSSAC, Olivier , BLONDEAU, Beryl
发明人： MARTINEZ, Muriel , DAVAL, Nicolas , RAYSSAC, Olivier , BLONDEAU, Beryl
IPC分类号： H01L21/20
CPC分类号： B24B37/14 , B24B37/042 , H01L21/0245 , H01L21/0251 , H01L21/02664 , H01L21/2007 , H01L21/3212 , H01L21/324
摘要： A method of planarization of an epitaxial heterostructure comprising at least a strain-relaxed buffer layer epitaxially grown on a substrate of a different material, said method comprising: - a step of thermal annealing the epitaxial heterostructure at a temperature of at least 900 °C for a period of at least 2 hours, and - a step of chemical-mechanical polishing the surface of the strain-relaxed buffer layer. This method provides a specific thermal treatment which allows, by improving the relaxation of the strain-relaxed buffer layer, to obtain a better quality of the surface planarization and to insure a stable material for further processing.
摘要翻译：一种外延异质结构的平面化方法，包括至少在不同材料的衬底上生长的应变松弛缓冲层，所述方法包括： - 在至少900℃的温度下对外延异质结构进行热退火的步骤，至少2小时的时间，以及 - 对应变松弛缓冲层的表面进行化学机械抛光的步骤。该方法提供了特定的热处理，其允许通过改善应变松弛缓冲层的松弛以获得更好的表面平坦化质量并且确保用于进一步加工的稳定材料。

7. 发明申请

WO2005086227A1 TECHNIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE 审中-公开
标题翻译：提高泰山薄层质量的方法
公开(公告)号：WO2005086227A1
公开(公告)日：2005-09-15
申请号：PCT/FR2005/000542
申请日：2005-03-07
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , AKATSU, Takeshi , NGUYEN, Nguyet-Phuong , RAYSSAC, Olivier , BOURDELLE, Konstantin
发明人： DAVAL, Nicolas , AKATSU, Takeshi , NGUYEN, Nguyet-Phuong , RAYSSAC, Olivier , BOURDELLE, Konstantin
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (2) à partir d'une plaquette donneuse (10), la plaquette donneuse (10) comprenant avant prélèvement une première couche (1) et une deuxième couche (2) en matériaux différents. Le procédé comprend les étapes suivantes (a) implantation d'espèces atomiques pour former une zone de fragilisation (4) sous la deuxième couche (2); (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20); (c) apport d'énergie pour désolidariser les couches prélevées (1', 2) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4); (d) gravure sélective de la partie restante de la première couche (1') vis à vis de la deuxième couche (2). Le procédé comprend en outre une étape apte à renforcer le collage, mise en œuvre à une température inférieure à environ 800 °C. Les paramètres de l'implantation réalisée lors de l'étape (a) sont ajustés de sorte à minimiser les rugosités apparaissant immédiatement après la mise en œuvre de l'étape (c).
摘要翻译：本发明涉及一种用于形成包括从施主晶片（10）取出的层（2）的结构（30）的方法，所述层（2）在去除之前包括第一层（1）和第二层（2），所述第一层（1）和第二层本发明的方法包括：（a）在第二层（2）的下方植入用于形成脆化区域（4）的原子香料，（b）在将施主晶片（10）接合到接收晶片（20）（c）提供能量以在所述脆化区域（4）中从所述供体晶片分离所取取的层（1,2）和（d）在所述第二层（1）的前面选择性地雕刻所述第一层（1）的剩余部分层（2）。所述方法还涉及在小于约800℃的温度下进行的粘合强化阶段。在阶段（a）进行的注入的参数被控制为使在阶段（c）之后立即发生的粗糙度最小化。

8. 发明申请

WO2005086226A1 TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE 审中-公开
标题翻译：用于改善塔氏薄层质量的热处理
公开(公告)号：WO2005086226A1
公开(公告)日：2005-09-15
申请号：PCT/FR2005/000541
申请日：2005-03-07
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas , AKATSU, Takeshi , NGUYEN, Nguyet-Phuong , RAYSSAC, Olivier , BOURDELLE, Konstantin
发明人： DAVAL, Nicolas , AKATSU, Takeshi , NGUYEN, Nguyet-Phuong , RAYSSAC, Olivier , BOURDELLE, Konstantin
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (1', 2) à partir d'une plaquette donneuse (10), la plaquette donneuse comportant avant prélèvement une première couche (1) en un matériau semi-conducteur comprenant du germanium, le procédé comprenant les étapes suivantes (a) formation d'une zone de fragilisation (4) dans l'épaisseur de ladite première couche (1) comprenant du germanium; (b) collage de la plaquette donneuse (10) à une plaquette réceptrice (20); (c) apport d'énergie pour fragiliser la plaquette donneuse (10) au niveau de la zone de fragilisation (4), caractérisé en ce que l'étape (a) est réalisée en soumettant la plaquette donneuse à une co-implantation d'au moins deux espèces atomiques différentes, et en ce que l'étape (c) est réalisée en mettant en œuvre un traitement thermique à une température comprise entre 300 °C et 400 °C, pendant 30 minutes à quatre heures.
摘要翻译：本发明涉及一种用于形成包括从施主晶片（10）取出的层（1,2）的结构（30）的方法，其包括在去除之前由含锗半导体材料制成的第一层（1）。本发明的方法包括（a）在形成所述第一含锗层（1）的厚度中的脆化区域（4），（b）在将施主晶片（10）接合到接收晶片（20）和（c ）在脆化区域（4）中提供用于脆化施主晶片（10）的能量。本发明的特征在于，通过将施主晶片暴露于至少两种不同原子物质的共同注入来进行载物台（a），并且通过在 300〜400℃，时间为30分钟〜4小时。

9. 发明申请

WO2004006327A2 TRANSFER OF A THIN LAYER FROM A WAFER COMPRISING A BUFFER LAYER 审中-公开
标题翻译：从包含缓冲层的波长转移薄层
公开(公告)号：WO2004006327A2
公开(公告)日：2004-01-15
申请号：PCT/IB2003/003466
申请日：2003-07-09
申请人： S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES , GHYSELEN, Bruno , AULNETTE, Cécile , OSTERNAUD, Bénédite , DAVAL, Nicolas
发明人： GHYSELEN, Bruno , AULNETTE, Cécile , OSTERNAUD, Bénédite , DAVAL, Nicolas
IPC分类号： H01L21/762
CPC分类号： H01L21/76259 , H01L21/76254
摘要： Method of producing a structure comprising a thin layer of semiconductor material obtained from a wafer (10), the wafer (10) comprising a lattice parameter matching layer (2) comprising an upper layer of semiconductor material having a first lattice parameter, a film (3) of semiconductor material having a nominal lattice parameter substantially different from the first lattice parameter, said grown film (3) being strained by the matching layer (2), a relaxed layer (4) a nominal lattice parameter to substantially identical to the first lattice parameter, the method comprising transfer of the relaxed layer (4) and the strained film (3) to a receiving substrate (5) and enrichment in an element other than silicon of the relaxed layer (4), thus increasing the relaxed layer (4) lattice parameter.
摘要翻译：制造包括从晶片（10）获得的半导体材料的薄层的结构的方法，所述晶片（10）包括晶格参数匹配层（2），所述晶格参数匹配层（2）包括具有第一晶格参数的半导体材料的上层，膜（ 3）半导体材料具有与第一晶格参数基本不同的标称晶格参数，所述生长的薄膜（3）被匹配层（2）应变，松弛层（4）的标称晶格参数基本上与第一晶格参数晶格参数，所述方法包括将松弛层（4）和应变膜（3）转移到接收衬底（5）并富集在松弛层（4）之外的除了硅之外的元素中，从而增加弛豫层（ 4）晶格参数。

10. 发明申请

WO2006090201A3 THERMAL OXIDATION OF A SIGE LAYER AND APPLICATIONS THEREOF 审中-公开
公开(公告)号：WO2006090201A3
公开(公告)日：2006-08-31
申请号：PCT/IB2005/000644
申请日：2005-02-24
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DAVAL, Nicolas
发明人： DAVAL, Nicolas
IPC分类号： H01L21/316 , H01L21/3105 , H01L21/762
摘要： The invention concerns a method for oxidizing a surface region of a SiGe layer, comprising an oxidizing thermal treatment of the SiGe layer for oxidizing said surface region, characterized in that it comprises two phases: A first phase of oxidizing thermal treatment, carried out directly on said SiGe layer, so as to obtain an oxidized region which is: thick enough for forming a capping oxide which can protect the underlying SiGe from pitting during the subsequent second phase, and thin enough for keeping the thickness of the oxidized surface region under a threshold thickness range, corresponding to the generation of dislocations within the SiGe layer, and a second phase of high temperature annealing in an inert atmosphere which is carried out on said SiGe layer after said first phase, said SiGe layer being capped with said oxidized region created during said first phase, said high temperature annealing allowing the diffusion of Ge from a Ge-enriched region into the underlying part of said SiGe layer.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式