专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009077265A1 KOMPARATORSCHALTUNG 审中-公开
标题翻译：比较器电路
公开(公告)号：WO2009077265A1
公开(公告)日：2009-06-25
申请号：PCT/EP2008/065286
申请日：2008-11-11
申请人： ROBERT BOSCH GMBH , LAND, Christoph , JAKOBI, Lothar , BECKERT, Matthias , HERMANN, Carsten
发明人： LAND, Christoph , JAKOBI, Lothar , BECKERT, Matthias , HERMANN, Carsten
IPC分类号： H03K5/24 , H03F3/45
CPC分类号： H03K5/2472 , H03F3/45179 , H03F2200/411 , H03F2203/45394 , H03F2203/45648 , H03F2203/45682 , H03K5/003 , H03K5/2436
摘要： Die Erfindung betrifft eine Komparatorschaltung zur Aufnahme von zwei Eingangssignalen (IN POS , IN NEG ) und Ausgabe eines Ausgangssignals (OUT), wobei die Komparatorschaltung (1) mindestens aufweist: eine potentialverschiebende Schaltung (7), die einen ersten PMOS- Eingangstransistor (P1) zur Aufnahme des ersten Eingangssignals (IN POS ) und einen zweiten PMOS-Eingangstransistor (P2) zur Aufnahme des zweiten Eingangssignals (IN NEG ) aufweist, wobei die spannungsspegel-verschiebende Schaltung (7) das erste Eingangssignal und das zweite Eingangssignal um einen im wesentlichen gleichen Spannungswert verschiebt und hierdurch ein erstes Zwischensignal (Zpos) und ein zweites Zwischensignal (Zneg) erzeugt und ausgibt, und eine Eingangsstufe (9) mit zwei die beiden Zwischensignale (Zpos, Zneg) aufnehmenden NMOS-Transistoren (N3, N4) oder npn-Transistoren. Erfindungsgemäß wird durch die beiden PMOS-Eingangstransistoren (P1, P2) eine driftkompensierte Potential-Verschiebung geschaffen, die die Aufnahme auch niedriger Eingangssignale (IN POS ,IN NEG ) ermöglicht, wobei die nachfolgenden NMOS-Transistoren vorzugsweise driftfrei sind.
摘要翻译：本发明涉及到一个比较器电路，用于接收两个输入信号（INPOS，InNeg）并输出的输出信号（OUT），其特征在于，所述比较器电路（1），至少包括：一个potentialverschiebende电路（7），包括第一PMOS输入晶体管（P1），用于接收所述第一输入信号包括（INPOS）和用于接收所述第二输入信号（InNeg）第二PMOS输入晶体管（P2），所述spannungsspegel移电路（7）移动所述第一输入信号和在基本相同的电压值，从而所述第二输入信号生成第一中间信号（Zpos）和第二中间信号（Zneg）和输出，并且与两个接收的NMOS晶体管（N3，N4）或者npn型晶体管的两个中间信号（Zpos，Zneg）的输入级（9）。根据本发明，（P1，P2）被创建通过两个PMOS输入晶体管的漂移补偿的电位偏移，这使得记录和低输入信号（INPOS，InNeg），随后的NMOS晶体管是优选自由漂移的。

2. 发明授权

EP0852859B1 VERFAHREN ZUR SYNCHRONISIERUNG VON DATEN, SCHNITTSTELLE ZUR ÜBERTRAGUNG 失效
标题翻译：过程进行同步数据接口用于传输
公开(公告)号：EP0852859B1
公开(公告)日：2010-03-31
申请号：EP97935444.6
申请日：1997-07-22
申请人： ROBERT BOSCH GMBH
发明人： KOHL, Walter , SCHLEUPEN, Richard , KOSS, Thomas , JAKOBI, Lothar , NASSWETTER, Guenter , SUELZLE, Helmut
IPC分类号： H04J3/06
CPC分类号： H04L25/028 , G06F13/4072 , G06F13/4286 , H04L5/04 , H04L7/06 , H04L25/0292

3. 发明公开

EP0852859A1 VERFAHREN ZUR SYNCHRONISIERUNG VON DATEN, SCHNITTSTELLEN ZUR ÜBERTRAGUNG UND ZUM EMPFANG 失效
标题翻译：过程进行同步数据接口用于传输
公开(公告)号：EP0852859A1
公开(公告)日：1998-07-15
申请号：EP97935444.0
申请日：1997-07-22
申请人： ROBERT BOSCH GMBH
发明人： KOHL, Walter , SCHLEUPEN, Richard , KOSS, Thomas , JAKOBI, Lothar , NASSWETTER, Guenter , SUELZLE, Helmut
IPC分类号： H04L25 , G06F13 , H04L5 , H04L7
CPC分类号： H04L25/028 , G06F13/4072 , G06F13/4286 , H04L5/04 , H04L7/06 , H04L25/0292
摘要： Particularly simple interfaces for transmitting and receiving data are disclosed, which can be operated by a particularly simple process. Three different levels can be achieved on the bus. One (V0) of the levels serves to generate a synchronisation signal for the subsequent transmission of a high-bit or low-bit. The individual bits are achieved by the two other voltage levels (V2, V1). In a variant embodiment, information represented by two different levels is exchanged through interfaces and connection lines. Synchronisation pulses and two different information pulses are generated by different pulse lengths.

4. 发明授权

EP2225829B1 KOMPARATORSCHALTUNG 有权
标题翻译：比较器电路
公开(公告)号：EP2225829B1
公开(公告)日：2012-09-26
申请号：EP08863024.9
申请日：2008-11-11
申请人： Robert Bosch GmbH
发明人： LAND, Christoph , JAKOBI, Lothar , BECKERT, Matthias , HERMANN, Carsten
IPC分类号： H03K5/003 , H03F3/45 , H03K5/24
CPC分类号： H03K5/2472 , H03F3/45179 , H03F2200/411 , H03F2203/45394 , H03F2203/45648 , H03F2203/45682 , H03K5/003 , H03K5/2436

5. 发明公开

EP2225829A1 KOMPARATORSCHALTUNG 有权
标题翻译：比较器电路
公开(公告)号：EP2225829A1
公开(公告)日：2010-09-08
申请号：EP08863024.9
申请日：2008-11-11
申请人： Robert Bosch GmbH
发明人： LAND, Christoph , JAKOBI, Lothar , BECKERT, Matthias , HERMANN, Carsten
IPC分类号： H03K5/24 , H03F3/45
CPC分类号： H03K5/2472 , H03F3/45179 , H03F2200/411 , H03F2203/45394 , H03F2203/45648 , H03F2203/45682 , H03K5/003 , H03K5/2436
摘要： The invention relates to a comparator circuit for receiving two input signals (INPOS, INNEG) and for outputting an output signal (OUT), wherein the comparator circuit (1) comprises at least the following: a potential shifting circuit (7), which has a first PMOS input transistor (P1) for receiving the first input signal (INPOS), and a second PMOS input transistor (P2) for receiving the second input signal (INNEG), wherein the voltage level shifting circuit (7) shifts the first input signal and the second input signal by a substantially equal voltage value, thus generating and outputting a first intermediate signal (Zpos) and a second intermediate signal (Zneg), and an input stage (9) having two NMOS transistors (N3, N4) or npn transistors receiving the two intermediate signals (Zpos, Zneg). According to the invention a drift compensated potential shift is created by the two PMOS input transistors (P1, P2), which enables even low input signals (INPOS, INNEG) to be received, wherein the subsequent NMOS transistors are preferably free of drift.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式