会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明授权
      US07586344B1 Dynamic delay or advance adjustment of oscillating signal phase 有权
    • Dynamic delay or advance adjustment of oscillating signal phase
    • 振荡信号相位的动态延迟或提前调整
    • US07586344B1
    • 2009-09-08
    • US11872950
    • 2007-10-16
    • Richard Booth , Phillip Johnson , Zheng Chen
    • Richard Booth , Phillip Johnson , Zheng Chen
    • H03B19/00
    • G06F1/06 , H03K21/406
    • In one embodiment, the invention can be a clock-generating circuit having one or more clock-processing circuits, each outputting a clock signal having an adjustable phase. Each clock-processing circuit comprises a divider and a divisor control circuit. Each divider divides an input clock signal by a respective divisor value and outputs a corresponding output clock signal whose period is determined by the divisor value and the period of the input clock signal. Each divider receives the respective divisor value from the corresponding divisor control circuit, wherein the divisor value is selected in order to achieve a desired frequency and phase for the corresponding output clock signal. Temporarily changing a divisor value can advance or delay the phase of the corresponding output clock signal without having to reset the divider.
    • 在一个实施例中，本发明可以是具有一个或多个时钟处理电路的时钟发生电路，每个时钟处理电路输出具有可调相位的时钟信号。 每个时钟处理电路包括除法器和除数控制电路。 每个除法器将输入时钟信号除以相应的除数值，并输出相应的输出时钟信号，其周期由除数值和输入时钟信号的周期确定。 每个分频器从相应的除数控制电路接收相应的除数值，其中选择除数值以便为相应的输出时钟信号实现期望的频率和相位。 临时改变除数值可以提前或延迟对应的输出时钟信号的相位，而不必复位分频器。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 4. 发明申请
      US20070136619A1 Jitter tolerant delay-locked loop circuit 有权
    • Jitter tolerant delay-locked loop circuit
    • 抖动容限延迟锁定环路
    • US20070136619A1
    • 2007-06-14
    • US11302097
    • 2005-12-13
    • Zheng (Jeff) Chen , Phillip Johnson , Fulong Zhang
    • Zheng (Jeff) Chen , Phillip Johnson , Fulong Zhang
    • G06F1/00
    • G06F1/04 , G06F1/12
    • Systems and methods are disclosed herein to provide improved jitter tolerant delay-locked loop circuitry. For example, in accordance with an embodiment of the present invention, an integrated circuit includes a plurality of delay cells each having a plurality of programmable delay taps. Each delay cell is adapted to provide a delayed clock signal delayed by a selected number of the delay taps. A phase detector is adapted to compare a first clock signal with a selected one of the delayed clock signals to obtain a comparison result and provide a plurality of control signals in response to the comparison result. An arithmetic logic unit (ALU) is adapted to vary the selected number of delay taps in response to the control signals provided by the phase detector.
    • 本文公开了系统和方法以提供改进的抖动容限延迟锁定环路。 例如，根据本发明的实施例，集成电路包括多个延迟单元，每个延迟单元具有多个可编程延迟抽头。 每个延迟单元适于提供延迟选定数量的延迟抽头的延迟时钟信号。 相位检测器适于将第一时钟信号与所选延迟时钟信号中的一个进行比较，以获得比较结果，并响应于比较结果提供多个​​控制信号。 算术逻辑单元（ALU）适于响应于由相位检测器提供的控制信号来改变选定数量的延迟抽头。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US07132903B1 Noise-shielding, switch-controlled load circuitry for oscillators and the like 有权
    • Noise-shielding, switch-controlled load circuitry for oscillators and the like
    • 用于振荡器的噪声屏蔽，开关控制负载电路等
    • US07132903B1
    • 2006-11-07
    • US10613460
    • 2003-07-03
    • Phillip Johnson , Gary Powell , Harold Scholz
    • Phillip Johnson , Gary Powell , Harold Scholz
    • H03L1/00 , H03B27/00
    • H03K3/0322 , H03K5/133 , H03K2005/00208 , H03L7/0812 , H03L7/0995
    • A set of interconnected delay stages, such as a voltage-controlled oscillator, has switch-controlled load circuitry connected to each output of each delay stage in the oscillator ring. In one embodiment, for each delay stage output, the switch-controlled load circuitry includes a switch, a transistor, and a current source. The switch is connected between the corresponding delay stage output and the transistor gate, the current source is connected between a power supply and the transistor drain, and the transistor source is connected to ground. In such a configuration, the transistor's gate-to-source capacitance can be applied to the corresponding delay stage output by closing the switch, for example, for lower-frequency operations. In addition, the output impedance of the current source decouples the capacitive load from the power supply, thereby substantially shielding the oscillator ring from noise in the power supply.
    • 一组互连的延迟级，例如压控振荡器，具有连接到振荡器环中每个延迟级的每个输出的开关控制负载电路。 在一个实施例中，对于每个延迟级输出，开关控制的负载电路包括开关，晶体管和电流源。 开关连接在相应的延迟级输出和晶体管栅极之间，电流源连接在电源和晶体管漏极之间，晶体管源连接到地。 在这种配置中，例如，对于较低频率的操作，晶体管的栅极 - 源极电容可以被施加到相应的延迟级输出。 此外，电流源的输出阻抗使电容负载与电源分离，从而基本上屏蔽振荡器环免受电源中的噪声。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US5576664A Discrete time digital phase locked loop 失效
    • Discrete time digital phase locked loop
    • 离散时间数字锁相环
    • US5576664A
    • 1996-11-19
    • US556882
    • 1995-11-02
    • Barry W. Herold , Scott R. Humphreys , Phillip Johnson , Raymond L. Barrett, Jr. , Grazyna A. Pajunen
    • Barry W. Herold , Scott R. Humphreys , Phillip Johnson , Raymond L. Barrett, Jr. , Grazyna A. Pajunen
    • H03L7/091 , H03L7/093 , H03L7/181
    • H03L7/091 , H03L7/093 , H03L7/181
    • A communication receiver (100) employs a discrete time digital phase locked loop (142) for maintaining a generated signal (144) locked to a reference signal (136). The discrete time digital phase locked loop (142) includes a phase detector (202), an accumulator (219), an adder (227), and a controlled oscillator (232). The accumulator (219) is connected to the phase detector (202) and a reference signal (136) for calculating an accumulator output value equal to a first sum of a current sample generated by the phase detector (202), and all of the plurality of discrete phase error samples produced prior to the current sample. The adder (227) is connected to the phase detector (202) and the accumulator (219) for forming a second sum of the current sample and the accumulator output value. The controlled oscillator (232) receives the second sum, which is utilized for controlling the controlled oscillator (232).
    • 通信接收器（100）采用离散时间数字锁相环（142）来保持锁定到参考信号（136）的生成信号（144）。 离散时间数字锁相环（142）包括相位检测器（202），累加器（219），加法器（227）和受控振荡器（232）。 累加器（219）连接到相位检测器（202）和参考信号（136），用于计算等于由相位检测器（202）生成的当前采样的第一和的累加器输出值，并且所有多个 在当前样本之前产生的离散相位误差样本。 加法器（227）连接到相位检测器（202）和累加器（219），用于形成当前采样和累加器输出值的第二和。 受控振荡器（232）接收用于控制受控振荡器（232）的第二和。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US5573249A Card game 失效
    • Card game
    • 纸牌游戏
    • US5573249A
    • 1996-11-12
    • US296441
    • 1994-08-26
    • Phillip Johnson
    • Phillip Johnson
    • A63F1/00 , A63F3/00 , G07F17/32
    • G07F17/32 , A63F3/00157 , A63F2001/008 , A63F2250/142
    • Method for playing a card game comprising the steps of providing at least one player with an opportunity to place a wager, displaying a first plurality of playing card indicia to form a plurality of partial card hands, allowing the player to assign the wager to one of the plurality of partial card hands, and subsequently completing the card hands by displaying an additional plurality of card indicia. When the hands have been completed, a winning payout is provided to any and all players who successfully assigned their wagers to the partial card hand which resulted in the complete hand having a particular value, e.g. the highest poker ranking.
    • 用于玩纸牌游戏的方法包括以下步骤：向至少一个玩家提供放置下注的机会，显示第一多个扑克牌标记以形成多个部分牌手，允许玩家将赌注分配给 多个部分卡牌手，并且随后通过显示附加的多个卡片标记来完成卡牌手。 当手已经完成时，向成功地将他们的下注分配给部分卡牌手的任何和所有玩家提供获胜奖金，这导致完整的手具有特定价值，例如。 扑克排名最高。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号