会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06567904B1 Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices 失效
    • Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
    • 用于自动检测存储器单元位置是未被填充还是用同步或异步存储器件填充的方法和装置
    • US06567904B1
    • 2003-05-20
    • US08581378
    • 1995-12-29
    • Narendra Khandekar , Aniruddha Kundu
    • Narendra Khandekar , Aniruddha Kundu
    • G06F1200
    • G11C7/1072 , G11C7/1021 , G11C7/1024 , G11C7/20 , G11C11/4072 , G11C2207/2254
    • A memory controller apparatus and method for automatically detecting whether a particular memory unit location is unpopulated or populated with synchronous dynamic random access memories (DRAMs), or asynchronous fast page (FP) DRAMs or extended data out (EDO) DRAMs are disclosed. Logic in the memory controller detects a memory device type by writing a first data item to the memory device using at least a minimum common asynchronous memory write protocol meeting the write timing requirements of all asynchronous memory device types. An attempt is then made to read the first data from the memory device using a first asynchronous memory read protocol. If the first data is read from the memory device, the memory device is identified as being an asynchronous memory. If the first data is not read from the device, the memory control logic writes a second data item to the memory device using a synchronous memory write protocol. An attempt is then made to read the second data from the memory device using a synchronous memory read protocol. If the second data is read, the memory device is identified as being a synchronous memory device. If the second data is not read, the memory unit is unpopulated. For one embodiment, the memory device type of each bank in a memory array is automatically stored in a configuration register such that a computer system is automatically configured to indicate memory device type.
    • 公开了一种用于通过同步动态随机存取存储器（DRAM）或异步快速页（FP）DRAM或扩展数据输出（EDO）DRAM来自动检测特定存储器单元位置是否未填充或填充的存储器控​​制器装置和方法。 存储器控制器中的逻辑通过使用满足所有异步存储器设备类型的写定时要求的至少最小公共异步存储器写协议来将第一数据项写入存储器件来检测存储器件类型。 然后尝试使用第一异步存储器读协议从存储器件读取第一数据。 如果从存储器件读取第一数据，则存储器件被识别为异步存储器。 如果第一数据未从设备读取，则存储器控制逻辑使用同步存储器写协议将第二数据项写入存储器件。 然后尝试使用同步存储器读取协议从存储器件读取第二数据。 如果读取第二数据，则将存储器件识别为同步存储器件。 如果未读取第二数据，则存储器单元未被填充。对于一个实施例，存储器阵列中的每个存储体的存储器件类型被自动存储在配置寄存器中，使得计算机系统被自动配置为指示存储器件类型。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US5715476A Method and apparatus for controlling linear and toggle mode burst access sequences using toggle mode increment logic 失效
    • Method and apparatus for controlling linear and toggle mode burst access sequences using toggle mode increment logic
    • 使用切换模式增量逻辑来控制线性和切换模式突发存取序列的方法和装置
    • US5715476A
    • 1998-02-03
    • US580748
    • 1995-12-29
    • Aniruddha Kundu , Narendra Khandekar
    • Aniruddha Kundu , Narendra Khandekar
    • G06F12/02 , G06F12/08 , G06F13/28 , G06F15/40
    • G06F13/28
    • Memory access control logic for controlling sequential and toggle mode burst accesses to a memory in a computer system using toggle mode automatic increment logic. The memory access control logic of the invention controls the sequence in which locations of a memory are accessed during a memory burst access operation wherein the burst access sequence is determined by an order in which a burst access starting address is incremented. Toggle increment logic for incrementing a starting address in a toggle sequence is included in the computer system in which the memory access control logic of the invention is used. An input bus receives a burst access request and a burst access starting address indicating a first memory location to be accessed in response to the burst access request from a device in the computer system. Additional logic determines whether the device requires a linear increment sequence or a toggle increment sequence for the burst access. Control logic controls the toggle increment logic to increment the starting address in a linear sequence in response to determining that the first device requires a linear increment sequence.
    • 存储器访问控制逻辑，用于使用切换模式自动增量逻辑来控制对计算机系统中的存储器的顺序和切换模式突发访问。 本发明的存储器访问控制逻辑控制在存储器突发存取操作期间访问存储器的位置的序列，其中脉冲串存取序列由突发存取开始地址增加的顺序确定。 在使用本发明的存储器访问控制逻辑的计算机系统中包括用于递增开关序列中的起始地址的切换递增逻辑。 输入总线响应于来自计算机系统中的设备的突发接入请求，接收突发接入请求和突发接入起始地址，指示要接入的第一存储器位置。 附加逻辑决定了设备是否需要线性增量序列或突发访问的切换增量序列。 响应于确定第一设备需要线性增量序列，控制逻辑控制切换增量逻辑以线性序列递增起始地址。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US5463744A Emulation of slower speed processor 失效
    • Emulation of slower speed processor
    • 低速处理器的仿真
    • US5463744A
    • 1995-10-31
    • US205352
    • 1994-03-02
    • Aniruddha Kundu , Ali S. Oztaskin
    • Aniruddha Kundu , Ali S. Oztaskin
    • G06F9/318 , G06F9/38 , G06F1/14
    • G06F9/3869
    • A pulse width modulation circuit in a computer system for emulating a processor operating at a slower instruction execution speed. The pulse width modulator a computer system clock, and a register containing a first value. The first value is user-definable by software and specifies a proportion of time that a processor should remain idle. The apparatus further comprises a counter coupled to the clock, the counter having a range between a second and third values which includes the first value. A comparator is coupled to the counter and the register, and the comparator causes a central processing unit to suspend instruction execution for a specified interval of time. The comparator causes the central processing unit to resume instruction execution for remainder of the counter's range. The processor is therefore kept idle for proportions of time depending on the values of the register and the counter to emulate a slower speed processor. For high performance processors which have an on processor cache, the cache is flushed and disabled.
    • 一种用于模拟以较慢指令执行速度工作的处理器的计算机系统中的脉宽调制电路。 脉冲宽度调制器计算机系统时钟，以及包含第一个值的寄存器。 第一个值由软件用户定义，并指定处理器保持空闲的一段时间。 该装置还包括耦合到时钟的计数器，该计数器具有包括第一值的第二和第三值之间的范围。 比较器耦合到计数器和寄存器，并且比较器使得中央处理单元在指定的时间间隔内暂停指令执行。 比较器使中央处理单元恢复指令执行计数器范围的剩余部分。 因此，处理器根据寄存器和计数器的值保持空闲时间，以模拟较慢速度的处理器。 对于具有处理器缓存的高性能处理器，缓存将被刷新并禁用。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号