专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009076522A4 LONG-REACH ETHERNET FOR 1000BASE-T AND 10GBASE-T 审中-公开
标题翻译：用于1000BASE-T和10GBASE-T的长达以太网
公开(公告)号：WO2009076522A4
公开(公告)日：2009-11-12
申请号：PCT/US2008086405
申请日：2008-12-11
申请人： MARVELL WORLD TRADE LTD , BARKAN OZDAL , BISHARA NAFEA , LO WILLIAM
发明人： BARKAN OZDAL , BISHARA NAFEA , LO WILLIAM
IPC分类号： H04L5/14 , H04L1/00
CPC分类号： H04L12/4013 , H04L1/0002 , H04L5/1446 , H04L12/413 , H04L47/10 , H04L47/22 , H04L49/3054 , H04L49/352 , H04L49/90 , H04L49/9078 , Y02D50/10
摘要： A physical-layer device (PHY) having corresponding methods comprises: a data rate module to select a data rate divisor N, where N is at least one of a positive integer, or a real number greater than, or equal to, 1; and a PHY core comprising a PHY transmit module to transmit first signals a data rate of M/N Gbps, and a PHY receive module to receive second signals at the data rate of M/N Gbps; wherein the first and second signals conform to at least one of 1000BASE-T, wherein M = 1, and 10GBASE-T, wherein M = 10.
摘要翻译：具有相应方法的物理层设备（PHY）包括：数据速率模块，用于选择数据速率除数N，其中N是正整数或者大于或等于1的实数中的至少一个; 以及PHY核心，其包括用于以M / N Gbps的数据速率传送第一信号的PHY传送模块以及用于以M / N Gbps的数据速率来接收第二信号的PHY接收模块; 其中第一和第二信号符合1000BASE-T（其中M = 1）和10GBASE-T中的至少一个，其中M = 10。

2. 发明申请

WO2009076522A3 LONG-REACH ETHERNET FOR 1000BASE-T AND 10GBASE-T 审中-公开
标题翻译：用于1000BASE-T和10GBASE-T的长距离以太网
公开(公告)号：WO2009076522A3
公开(公告)日：2009-09-24
申请号：PCT/US2008086405
申请日：2008-12-11
申请人： MARVELL WORLD TRADE LTD , BARKAN OZDAL , BISHARA NAFEA , LO WILLIAM
发明人： BARKAN OZDAL , BISHARA NAFEA , LO WILLIAM
IPC分类号： H04L5/14 , H04L1/00
CPC分类号： H04L12/4013 , H04L1/0002 , H04L5/1446 , H04L12/413 , H04L47/10 , H04L47/22 , H04L49/3054 , H04L49/352 , H04L49/90 , H04L49/9078 , Y02D50/10
摘要： A physical-layer device (PHY) having corresponding methods comprises: a data rate module to select a data rate divisor N, where N is at least one of a positive integer, or a real number greater than, or equal to, 1; and a PHY core comprising a PHY transmit module to transmit first signals a data rate of M/N Gbps, and a PHY receive module to receive second signals at the data rate of M/N Gbps; wherein the first and second signals conform to at least one of 1000BASE-T, wherein M = 1, and 10GBASE-T, wherein M = 10.
摘要翻译：具有相应方法的物理层设备（PHY）包括：数据速率模块，用于选择数据速率除数N，其中N是大于或等于1的正整数或实数中的至少一个; 以及PHY核，其包括用于以M / N Gbps的数据速率发送第一信号的PHY发送模块以及以M / N Gbps的数据速率接收第二信号的PHY接收模块; 其中所述第一和第二信号符合1000BASE-T，其中M = 1和10GBASE-T中的至少一个，其中M = 10。

3. 发明申请

WO2007126479B1 DUPLEX MISMATCH DETECTION 审中-公开
标题翻译：双重错配检测
公开(公告)号：WO2007126479B1
公开(公告)日：2007-12-27
申请号：PCT/US2007004095
申请日：2007-02-15
申请人： MARVELL WORLD TRADE LTD , PANNELL DONALD , BARKAN OZDAL
发明人： PANNELL DONALD , BARKAN OZDAL
IPC分类号： H04L5/14 , H04L5/16
CPC分类号： H04L5/1438 , H04L1/0061 , H04L5/16 , H04L12/40032 , H04L12/413
摘要： Embodiments of the present invention provide techniques for both ends of a link suffering from duplex mismatch to correct the duplex mismatch. According to some embodiments, the half-duplex end of the link can detect that the other end of the link is in full-duplex mode by detecting late and/or very late collisions, and can correct the duplex mismatch by changing to full-duplex mode. According to some embodiments, the full-duplex end of the link can detect that the other end of the link is in half-duplex mode by one or more techniques including detecting cyclic redundancy check (CRC) errors and frame fragments, and can correct the duplex mismatch by changing to half-duplex mode.
摘要翻译：本发明的实施例提供了用于遭受双工失配的链路的两端以校正双工失配的技术。根据一些实施例，链路的半双工端可以通过检测延迟和/或非常迟的冲突来检测链路的另一端处于全双工模式，并且可以通过改变为全双工来纠正双工失配模式。根据一些实施例，链路的全双工端可以通过包括检测循环冗余校验（CRC）误差和帧分段的一种或多种技术来检测链路的另一端处于半双工模式，并且可以校正通过改变为半双工模式来实现双工不匹配。

4. 发明专利

JP2013081214A Synchronous network device 有权
标题翻译：同步网络设备
公开(公告)号：JP2013081214A
公开(公告)日：2013-05-02
申请号：JP2012264557
申请日：2012-12-03
申请人： Marvell World Trade Ltd , マーベルワールドトレードリミテッド
发明人： BARKAN OZDAL
IPC分类号： H04L7/02 , H03L7/00 , H04L7/00
CPC分类号： H04J3/0685 , G06F1/10 , H04J3/0688 , H04J3/0697
摘要： PROBLEM TO BE SOLVED: To provide a method for clock synchronization between plural ports of a physical layer device and a synchronization device.SOLUTION: A control method includes a step of selecting a port serving as the source of a ground master clock (302). The selected port reproduces the ground master clock on the basis of transmission from a link destination. A multiport PHY IC outputs the RX_CLK of a ground master source port (304). The TX_CLK of the ground master source port is obtained from a local oscillator (306). Then, the TX_CLK of all the other ports are obtained from the output of a clock synchronization unit (308). The synchronization unit causes clock synchronization on the basis of reproduction clock from the multiport PHY IC having the ground master source port (310).
摘要翻译：要解决的问题：提供一种用于物理层设备的多个端口与同步设备之间的时钟同步的方法。解决方案：控制方法包括选择用作接地主时钟源（302）的端口的步骤。所选择的端口基于从链路目的地的传输再现接地主时钟。多端口PHY IC输出接地主端口（304）的RX_CLK。接地主端口的TX_CLK从本地振荡器（306）获得。然后，从时钟同步单元（308）的输出获得所有其他端口的TX_CLK。同步单元基于来自具有接地主源端口（310）的多端口PHY IC的再现时钟引起时钟同步。版权所有（C）2013，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式