专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20150009113A1 Gate Driver on Array Circuit 有权
标题翻译：阵列电路上的栅极驱动器
公开(公告)号：US20150009113A1
公开(公告)日：2015-01-08
申请号：US14003009
申请日：2013-07-09
申请人： Limei Zeng , Shihchyn Lin
发明人： Limei Zeng , Shihchyn Lin
IPC分类号： G09G3/36
CPC分类号： G09G3/3677 , G09G2310/0286 , G11C19/184 , G11C19/28
摘要： The present invention provides a gate driver on array circuit. The gate driver on array circuit comprises: multiple gate driver on array units connected in cascade. The n-th gate driver on array unit of the gate driver on array circuit comprises a (n−2)-th signal input terminal 21, a (n+2)-th signal input terminal 22, a clock signal first input terminal 23, a clock signal second input terminal 24, a first low-level input terminal 25, a second low-level input terminal 26, a first output terminal 27 and a second output terminal 28. The n-th gate driver on array unit further comprises: a pulling-up driving unit 32, a pulling-up unit 34, a first to a third pulling-down unit 36, 37, 38. The present invention adds a second low-level signal, which uses the second low-level to decrease the voltage difference (Vgs) between the gate and the source of the thin film transistor of the first output terminal, so that the leakage current of the thin film transistor is less and can be controlled precisely.
摘要翻译：本发明提供阵列电路上的栅极驱动器。阵列电路上的栅极驱动器包括：串联连接的阵列单元上的多个栅极驱动器。阵列电路上的栅极驱动器的阵列单元上的第n栅极驱动器包括第（n-2）个信号输入端21，第（n + 2）个信号输入端22，时钟信号第一输入端23 ，时钟信号第二输入端子24，第一低电平输入端子25，第二低电平输入端子26，第一输出端子27和第二输出端子28.阵列单元上的第n栅极驱动器还包括：上拉驱动单元32，上拉单元34，第一至第三下拉单元36,37,38。本发明增加了第二低电平信号，其使用第二低电平降低第一输出端子的薄膜晶体管的栅极和源极之间的电压差（Vgs），使得薄膜晶体管的漏电流较小并且可以精确地控制。

IPRDB

热门服务

关于我们

友情链接

联系方式