专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20080141201A1 BLACK BOX TIMING MODELING METHOD AND COMPUTER SYSTEM FOR LATCH-BASED SUBSYSTEM 有权
标题翻译：基于LATCH的子系统的黑盒时序建模方法和计算机系统
公开(公告)号：US20080141201A1
公开(公告)日：2008-06-12
申请号：US11934252
申请日：2007-11-02
申请人： Kyung Tae DO , Young Hwan KIM , Haeng Seon SON
发明人： Kyung Tae DO , Young Hwan KIM , Haeng Seon SON
IPC分类号： G06F17/50
CPC分类号： G06F17/5031
摘要： Provided is a black box timing modeling method for a digital circuit comprising synchronous elements including latches. The method includes: characterizing a setup time arc by extracting a setup time with respect to a rising or falling edge of a clock of a synchronous element with respect to an input connected to the synchronous element and forming the setup time arc using the extracted setup time; and characterizing a clock-to-output delay arc by providing information on an output departure time from an output based on a rising or falling edge of a clock of a closest synchronous element connected to the output, at least partially based on the setup time arc and forming the clock-to-output delay arc. Accordingly, the method can be efficiently used for a latch-based design without re-verifying internal components of the latch-based design during an upper-level verification, thereby reducing verification time and model size.
摘要翻译：提供了一种用于数字电路的黑盒定时建模方法，包括具有锁存器的同步元件。该方法包括：通过相对于连接到同步元件的输入提取相对于同步元件的时钟的上升沿或下降沿的建立时间来表征建立时间弧，并使用所提取的建立时间来形成建立时间弧 ; 以及通过基于建立时间弧至少部分地基于连接到输出的最近同步元件的时钟的上升沿或下降沿从输出提供关于输出离开时间的信息来表征时钟到输出延迟弧并形成时钟到输出的延迟电弧。因此，该方法可以有效地用于基于锁存器的设计，而不会在上级验证期间重新验证基于锁存器的设计的内部部件，从而减少验证时间和型号尺寸。

IPRDB

热门服务

关于我们

友情链接

联系方式