专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5535352A Access hints for input/output address translation mechanisms 失效
标题翻译：访问输入/输出地址转换机制的提示
公开(公告)号：US5535352A
公开(公告)日：1996-07-09
申请号：US217587
申请日：1994-03-24
申请人： K. Monroe Bridges , Robert Brooks , William R. Bryg , Stephen G. Burger , Eric W. Hamilton , Helen Nusbaum , Brendan A. Voge , Michael L. Ziegler
发明人： K. Monroe Bridges , Robert Brooks , William R. Bryg , Stephen G. Burger , Eric W. Hamilton , Helen Nusbaum , Brendan A. Voge , Michael L. Ziegler
IPC分类号： G06F12/08 , G06F12/02 , G06F12/10 , G06F13/28 , G06F13/00
CPC分类号： G06F13/28 , G06F12/1081
摘要： A computing system includes a main memory and an input/output adapter. The input/output adapter accesses a translation map. The translation map maps input/output page numbers to memory address page numbers. Entries to the translation map are generated so that each entry includes an address of a data page in the main memory and transaction configuration information. The transaction configuration information is utilized by the input/output adapter during data transactions to and from the data page.
摘要翻译：计算系统包括主存储器和输入/输出适配器。输入/输出适配器访问翻译图。翻译地图将输入/输出页码映射到内存地址页码。生成到翻译图的条目，使得每个条目包括主存储器中的数据页的地址和事务配置信息。事务配置信息由输入/输出适配器在与数据页之间的数据事务期间被利用。

2. 发明授权

US5784708A Translation mechanism for input/output addresses 失效
标题翻译：输入/输出地址的翻译机制
公开(公告)号：US5784708A
公开(公告)日：1998-07-21
申请号：US647074
申请日：1996-05-08
申请人： K. Monroe Bridges , Robert Brooks , William R. Bryg , Stephen G. Burger , Michael L. Ziegler
发明人： K. Monroe Bridges , Robert Brooks , William R. Bryg , Stephen G. Burger , Michael L. Ziegler
IPC分类号： G06F13/12 , G06F12/02 , G06F12/10
CPC分类号： G06F12/1081 , G06F12/1027 , G06F2212/206
摘要： A computing system includes a memory bus, an input/output bus, a main memory, and an input/output adapter. The memory bus provides information transfer. The input/output bus also provides information transfer. For example the input/output bus is an input/output bus onto which is connected input/output devices. The main memory is connected to the memory bus. The main memory includes a page directory. The page directory stores translations. Each translation in the page directory includes a portion of an address for data transferred over the input/output bus, for example, the page address portion of I/O bus address. Each translation in the page directory also is indexed by a portion of an address for a memory location within the main memory, for example, the page address portion of the address for the memory location. The input/output adapter is connected to the memory bus and the input/output bus. The input/output adapter includes an input/output translation look-aside buffer. The input/output translation look-aside buffer includes a portion of the translations stored in the page directory.
摘要翻译：计算系统包括存储器总线，输入/输出总线，主存储器和输入/输出适配器。内存总线提供信息传输。输入/输出总线还提供信息传输。例如，输入/输出总线是输入/输出总线，连接有输入/输出总线。主存储器连接到存储器总线。主内存包括一个页面目录。页面目录存储翻译。页面目录中的每个翻译包括通过输入/输出总线传送的数据的地址的一部分，例如I / O总线地址的页面地址部分。页面目录中的每个翻译也由主存储器内的存储器位置的地址的一部分索引，例如存储器位置的地址的页面地址部分。输入/输出适配器连接到存储器总线和输入/输出总线。输入/输出适配器包括一个输入/输出转换后备缓冲器。输入/输出转换后备缓冲器包括存储在页目录中的一部分翻译。

3. 发明授权

US5515522A Coherence index generation for use by an input/output adapter located outside of the processor to detect whether the updated version of data resides within the cache 失效
标题翻译：由位于处理器外部的输入/输出适配器使用的相干索引生成，用于检测更新的数据版本是否驻留在缓存内
公开(公告)号：US5515522A
公开(公告)日：1996-05-07
申请号：US201433
申请日：1994-02-24
申请人： K. Monroe Bridges , William R. Bryg , Stephen G. Burger , James M. Hull , Michael L. Ziegler
发明人： K. Monroe Bridges , William R. Bryg , Stephen G. Burger , James M. Hull , Michael L. Ziegler
IPC分类号： G06F12/08 , G06F12/10 , G06F12/00
CPC分类号： G06F12/0835
摘要： A computing system includes a memory bus, a main memory, an I/O adapter and a processor. The main memory, the I/O adapter and the processor are connected to the bus. The I/O adapter includes a translation map. The translation map maps I/O page numbers to memory address page numbers. The translation map includes coherence indices. The processor includes a cache and an instruction execution means. The instruction execution means generates coherence indices to be stored in the translation map. The instruction execution means performs in hardware a hash operation to generate the coherence indices.
摘要翻译：计算系统包括存储器总线，主存储器，I / O适配器和处理器。主存储器，I / O适配器和处理器连接到总线。 I / O适配器包括翻译图。翻译地图将I / O页码映射到内存地址页码。翻译地图包括一致性指标。处理器包括缓存和指令执行装置。指令执行装置生成要存储在转换图中的一致性索引。指令执行装置在硬件中执行散列操作以产生相干指数。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式