专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20090039476A1 Apparatus and method for selectively recessing spacers on multi-gate devices 审中-公开
标题翻译：用于在多栅极器件上选择性地凹入间隔物的装置和方法
公开(公告)号：US20090039476A1
公开(公告)日：2009-02-12
申请号：US12287319
申请日：2008-10-07
申请人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
发明人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
IPC分类号： H01L21/311 , H01L21/306 , H01L29/51
CPC分类号： H01L29/4983 , H01L29/66628 , H01L29/66795 , H01L29/785 , Y10S257/90
摘要： Embodiments of an apparatus and methods for fabricating a spacer on one part of a multi-gate transistor without forming a spacer on another part of the multi-gate transistor are generally described herein. Other embodiments may be described and claimed.
摘要翻译：这里通常描述用于在多栅极晶体管的一部分上制造间隔物而不在多栅极晶体管的另一部分上形成间隔物的方法的实施例。可以描述和要求保护其他实施例。

2. 发明授权

US07700470B2 Selective anisotropic wet etching of workfunction metal for semiconductor devices 失效
标题翻译：半导体器件功能金属的选择性各向异性湿蚀刻
公开(公告)号：US07700470B2
公开(公告)日：2010-04-20
申请号：US11525765
申请日：2006-09-22
申请人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
发明人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
IPC分类号： H01L21/3205 , H01L21/4763
CPC分类号： H01L21/823842 , H01L21/823821 , H01L27/092 , H01L27/0924 , H01L29/66795 , H01L29/785
摘要： Embodiments of an apparatus and methods for providing a workfunction metal gate electrode on a substrate with doped metal oxide semiconductor structures are generally described herein. Other embodiments may be described and claimed.
摘要翻译：在此通常描述用于在具有掺杂金属氧化物半导体结构的衬底上提供功函数金属栅电极的装置和方法的实施例。可以描述和要求保护其他实施例。

3. 发明授权

US07435683B2 Apparatus and method for selectively recessing spacers on multi-gate devices 有权
标题翻译：用于在多栅极器件上选择性地凹入间隔物的装置和方法
公开(公告)号：US07435683B2
公开(公告)日：2008-10-14
申请号：US11521624
申请日：2006-09-15
申请人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
发明人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
IPC分类号： H01L21/461
CPC分类号： H01L29/4983 , H01L29/66628 , H01L29/66795 , H01L29/785 , Y10S257/90
摘要： Embodiments of an apparatus and methods for fabricating a spacer on one part of a multi-gate transistor without forming a spacer on another part of the multi-gate transistor are generally described herein. Other embodiments may be described and claimed.
摘要翻译：这里通常描述用于在多栅极晶体管的一部分上制造间隔物而不在多栅极晶体管的另一部分上形成间隔物的方法的实施例。可以描述和要求保护其他实施例。

4. 发明申请

US20080157207A1 TRI-GATE DEVICE WITH CONFORMAL PVD WORKFUNCTION METAL ON ITS THREE-DIMENSIONAL BODY AND FABRICATION METHOD THEREOF 审中-公开
标题翻译：具有合适PVD功能金属的三栅极器件及其三维体及其制造方法
公开(公告)号：US20080157207A1
公开(公告)日：2008-07-03
申请号：US12044225
申请日：2008-03-07
申请人： Willy Rachmady , Brian S. Doyle , Jack T. Kavalieros , Uday Shah
发明人： Willy Rachmady , Brian S. Doyle , Jack T. Kavalieros , Uday Shah
IPC分类号： H01L29/78
CPC分类号： H01L29/78 , H01L29/4908 , H01L29/66795 , H01L29/785
摘要： A method of fabricating a tri-gate semiconductor device comprising a semiconductor body having an upper surface and side surfaces and a metal gate that has an approximately equal thickness on the upper and side surfaces. Embodiments of a tri-gate device with conformal physical vapor deposition workfunction metal on its three-dimensional body are described herein. Other embodiments may be described and claimed.
摘要翻译：一种制造三栅极半导体器件的方法，包括具有上表面和侧表面的半导体本体和在上表面和侧表面上具有大致相同厚度的金属栅极。本文描述了具有保形物理气相沉积功能金属的三栅极器件在其三维体上的实施例。可以描述和要求保护其他实施例。

5. 发明申请

US20080121998A1 Apparatus and method for selectively recessing spacers on multi-gate devices 有权
公开(公告)号：US20080121998A1
公开(公告)日：2008-05-29
申请号：US11521624
申请日：2006-09-15
申请人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
发明人： Jack T. Kavalieros , Uday Shah , Willy Rachmady , Brian S. Doyle
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/4983 , H01L29/66628 , H01L29/66795 , H01L29/785 , Y10S257/90
摘要： Embodiments of an apparatus and methods for fabricating a spacer on one part of a multi-gate transistor without forming a spacer on another part of the multi-gate transistor are generally described herein. Other embodiments may be described and claimed.

6. 发明申请

US20080237751A1 CMOS Structure and method of manufacturing same 审中-公开
标题翻译： CMOS结构及其制造方法
公开(公告)号：US20080237751A1
公开(公告)日：2008-10-02
申请号：US11731163
申请日：2007-03-30
申请人： Uday Shah , Brian S. Doyle , Jack T. Kavalieros , Willy Rachmady
发明人： Uday Shah , Brian S. Doyle , Jack T. Kavalieros , Willy Rachmady
IPC分类号： H01L21/8238
CPC分类号： H01L21/82385 , H01L29/785
摘要： A CMOS structure includes a substrate (110, 310), an electrically insulating layer (120, 320) over the substrate, NMOS (130, 330) and PMOS (140, 340) semiconducting structures over the electrically insulating layer, and a dielectric layer (150, 350) having first (151, 351) and second (152, 352) portions over, respectively, the NMOS and PMOS semiconducting structures. The NMOS and PMOS semiconducting structures have, respectively, a first height (135, 335) and a second height (145, 345). The CMOS structure further includes a first electrically conducting layer (160, 360) over the first portion of the dielectric layer, a second electrically conducting layer (170, 370) over the second portion of the dielectric layer and thicker than the first electrically conducting layer, a first polysilicon layer (180, 780) over the first electrically conducting layer, and a second polysilicon layer (190, 790) over the second electrically conducting layer and thinner than the first polysilicon layer.
摘要翻译： CMOS结构包括衬底（110,310），衬底上的电绝缘层（120,320），电绝缘层上的NMOS（130,330）和PMOS（140,340）半导体结构，以及介电层（150,350）分别在NMOS和PMOS半导体结构之上具有第一（151,351）和第二（152,352）部分。 NMOS和PMOS半导体结构分别具有第一高度（135,335）和第二高度（145,345）。 CMOS结构还包括位于电介质层的第一部分上的第一导电层（160,360），在介电层的第二部分上方的第二导电层（170,370），并且比第一导电层，在所述第一导电层上方的第一多晶硅层（180,780）以及所述第二导电层上的第二多晶硅层（190,790）并且比所述第一多晶硅层更薄。

7. 发明申请

US20080003755A1 Sacrificial oxide layer which enables spacer over-etch in tri-gate architectures 审中-公开
标题翻译：牺牲氧化物层，其在三栅结构中实现间隔体过蚀刻
公开(公告)号：US20080003755A1
公开(公告)日：2008-01-03
申请号：US11479713
申请日：2006-06-30
申请人： Uday Shah , Willy Rachmady , Jack T. Kavalieros , Brian S. Doyle
发明人： Uday Shah , Willy Rachmady , Jack T. Kavalieros , Brian S. Doyle
IPC分类号： H01L21/336
CPC分类号： H01L29/66628 , H01L29/66795 , H01L29/7851
摘要： Embodiments of methods and apparatus for a sacrificial oxide layer which enables spacer over-etch in multi-gate architectures are generally described herein. Other embodiments may be described and claimed.
摘要翻译：这里通常描述了能够在多门体系结构中实现间隔物过蚀刻的牺牲氧化物层的方法和装置的实施例。可以描述和要求保护其他实施例。

8. 发明申请

US20090061611A1 FABRICATING DUAL LAYER GATE ELECTRODES HAVING POLYSILICON AND A WORKFUNCTION METAL 审中-公开
标题翻译：制造具有多晶硅和工作金属的双层门电极
公开(公告)号：US20090061611A1
公开(公告)日：2009-03-05
申请号：US11848239
申请日：2007-08-30
申请人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
发明人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
IPC分类号： H01L21/3205
CPC分类号： H01L29/4958 , H01L21/28079 , H01L21/28088 , H01L29/66795 , H01L29/785
摘要： A method for fabricating a dual layer gate electrode having a polysilicon layer and a workfunction metal layer comprises depositing a layer of a workfunction metal on a semiconductor substrate, depositing a layer of polysilicon on the workfunction metal layer, depositing a hard mask layer on the polysilicon layer, etching the hard mask layer to form a hard mask structure defining a gate electrode, etching the polysilicon layer to remove a portion of the polysilicon layer not protected by the hard mask structure, thereby forming a polysilicon structure beneath the hard mask structure, applying a mixture of ozone and water to exposed sidewalls of the polysilicon structure, thereby forming a silicon dioxide layer on the sidewalls, and etching the workfunction metal layer to remove a portion of the workfunction metal layer not protected by the hard mask structure, thereby forming a workfunction metal structure beneath the polysilicon structure.
摘要翻译：一种用于制造具有多晶硅层和功函数金属层的双层栅电极的方法，包括在半导体衬底上沉积功函数金属层，在功函数金属层上沉积多晶硅层，在多晶硅上沉积硬掩模层蚀刻硬掩模层以形成限定栅电极的硬掩模结构，蚀刻多晶硅层以去除未被硬掩模结构保护的多晶硅层的一部分，从而在硬掩模结构下方形成多晶硅结构，施加将臭氧和水的混合物混合到多晶硅结构的暴露的侧壁，从而在侧壁上形成二氧化硅层，并蚀刻功函数金属层以除去未被硬掩模结构保护的功能金属层的一部分，从而形成多晶硅结构下面的功函数金属结构。

9. 发明授权

US07354832B2 Tri-gate device with conformal PVD workfunction metal on its three-dimensional body and fabrication method thereof 有权
标题翻译：具有保形PVD功能金属的三栅极器件及其制造方法
公开(公告)号：US07354832B2
公开(公告)日：2008-04-08
申请号：US11418295
申请日：2006-05-03
申请人： Willy Rachmady , Brian S. Doyle , Jack T. Kavalieros , Uday Shah
发明人： Willy Rachmady , Brian S. Doyle , Jack T. Kavalieros , Uday Shah
IPC分类号： H01L21/336
CPC分类号： H01L29/78 , H01L29/4908 , H01L29/66795 , H01L29/785
摘要： A method of fabricating a tri-gate semiconductor device comprising a semiconductor body having an upper surface and side surfaces and a metal gate that has an approximately equal thickness on the upper and side surfaces. Embodiments of a tri-gate device with conformal physical vapor deposition workfunction metal on its three-dimensional body are described herein. Other embodiments may be described and claimed.
摘要翻译：一种制造三栅极半导体器件的方法，包括具有上表面和侧表面的半导体本体和在上表面和侧表面上具有大致相同厚度的金属栅极。本文描述了具有保形物理气相沉积功能金属的三栅极器件在其三维体上的实施例。可以描述和要求保护其他实施例。

10. 发明申请

US20080073723A1 Selective anisotropic wet etching of workfunction metal for semiconductor devices 失效
标题翻译：半导体器件功能金属的选择性各向异性湿蚀刻
公开(公告)号：US20080073723A1
公开(公告)日：2008-03-27
申请号：US11525765
申请日：2006-09-22
申请人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
发明人： Willy Rachmady , Uday Shah , Jack T. Kavalieros , Brian S. Doyle
IPC分类号： H01L29/78 , H01L21/8234
CPC分类号： H01L21/823842 , H01L21/823821 , H01L27/092 , H01L27/0924 , H01L29/66795 , H01L29/785
摘要： Embodiments of an apparatus and methods for providing a workfunction metal gate electrode on a substrate with doped metal oxide semiconductor structures are generally described herein. Other embodiments may be described and claimed.
摘要翻译：在此通常描述用于在具有掺杂金属氧化物半导体结构的衬底上提供功函数金属栅电极的装置和方法的实施例。可以描述和要求保护其他实施例。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式