专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2011081790A Managing and implementing metadata in central processing unit using register extensions 有权
标题翻译：使用注册扩展管理和实施中央处理单元中的元数据
公开(公告)号：JP2011081790A
公开(公告)日：2011-04-21
申请号：JP2010213238
申请日：2010-09-24
申请人： Intel Corp , インテルコーポレイション
发明人： PATEL BAIJU V , GOPALAKRISHNA RAJEEV , GLEW ANDREW F , KUSHLIS ROBERT J , VAN DYKE DON ALAN , CIHULA JOSEPH FRANK , MALLICK ASIT K , CROSSLAND JAMES B , NEIGER GILBERT , RODGERS SCOTT DION , DIXON MARTIN GUY , CHARNEY MARK JAY , GOTTLIEB JOCOB
IPC分类号： G06F9/34
CPC分类号： G06F9/3013 , G06F9/30105 , G06F9/30112 , G06F9/32 , G06F9/342 , G06F9/35 , G06F12/1441
摘要： PROBLEM TO BE SOLVED: To allow lower and upper bounds of an object pointed to by a pointer to be automatically checked during execution of a program in programming languages such as C and C++ programs. SOLUTION: A processor 200 has default registers 202 and bound registers 204 which represent hardware register extensions of the default registers. The bound registers 204 maintain the association of metadata with its corresponding data. By providing the association between the default registers 202 and the bound registers 204, the calling convention of these registers 202 remains the same. The metadata being held at the bound registers 204 may be used to specify a range of memory addresses which can be accessed (loaded/stored) using the processor 200. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：允许在编程语言（如C和C ++程序）中执行程序期间自动检查由指针指向的对象的下限和上限。解决方案：处理器200具有表示默认寄存器的硬件寄存器扩展的默认寄存器202和绑定寄存器204。绑定寄存器204保持元数据与其相应数据的关联。通过提供默认寄存器202和绑定寄存器204之间的关联，这些寄存器202的调用约定保持不变。保留在绑定寄存器204的元数据可以用于指定可以使用处理器200访问（加载/存储）的存储器地址的范围。版权所有：（C）2011，JPO＆INPIT

2. 发明专利

DE112016004297T5 TECHNOLOGIEN FÜR MEHRSTUFIGE VIRTUALISIERUNG 未知
公开(公告)号：DE112016004297T5
公开(公告)日：2018-06-14
申请号：DE112016004297
申请日：2016-08-25
申请人： INTEL CORP
发明人： NAKAJIMA JUN , MALLICK ASIT K , VIPAT HARSHAWARDHAN , TALLAM MADHUKAR , CASTELINO MANOHAR R
IPC分类号： G06F9/455
摘要： Technologien für mehrstufige Virtualisierung beinhalten eine Rechenvorrichtung mit einem Prozessor, der einen Root-Virtualisierungsmodus und einen Non-Root-Virtualisierungsmodus unterstützt. Ein Non-Root-Hypervisor stellt fest, ob er unter der Kontrolle eines Root-Hypervisors ausgeführt wird; falls ja, registriert er beim Root-Hypervisor einen Callback-Handler und Auslösebedingungen. Der Non-Root-Hypervisor hostet eine oder mehrere virtuelle Maschinen. In Reaktion auf einen Ausgang einer virtuellen Maschine stellt der Root-Hypervisor fest, ob für den Grund des Ausgangs der virtuellen Maschine ein Callback-Handler registriert wurde; falls ja, überprüft er die Auslösebedingungen im Zusammenhang mit dem Callback-Handler. Wenn die Auslösebedingungen erfüllt sind, aktiviert der Root-Hypervisor den Callback-Handler. Der Callback-Handler kann ein virtuelles Virtualisierungsunterstützungsobjekt auf der Grundlage von Veränderungen aktualisieren, die vom Root-Hypervisor an einem Virtualisierungsunterstützungsobjekt vorgenommen wurden. Der Root-Hypervisor kann den Callback-Handler im Non-Root-Virtualisierungsmodus aktivieren. Weitere Ausführungsformen werden beschrieben und beansprucht.

3. 发明专利

DE112017000721T5 VERFAHREN, EINRICHTUNG UND BEFEHLE FÜR THREAD-AUSSETZUNG AUF BENUTZEREBENE 未知
公开(公告)号：DE112017000721T5
公开(公告)日：2018-10-31
申请号：DE112017000721
申请日：2017-01-10
申请人： INTEL CORP
发明人： MISHAELI MICHAEL , BRANDT JASON W , NEIGER GILBERT , MALLICK ASIT K , SANKARAN RAJESH M , MAKARAM RAGHUNANDAN , CHAFFIN BENJAMIN C , CROSSLAND JAMES B , ANVIN H PETER
IPC分类号： G06F9/44 , G06F9/30
摘要： Ein Prozessor eines Aspekts umfasst eine Decodiereinheit zum Decodieren eines Befehls zum Aussetzen eines Threads auf Benutzerebene, dazu dienend, einen ersten alternativen Zustand anzuzeigen. Der Prozessor umfasst außerdem eine Ausführungseinheit, die mit der Decodiereinheit gekoppelt ist. Die Ausführungseinheit dient dazu, den Befehl mit einer Berechtigung auf Benutzerebene durchzuführen. Die Ausführungseinheit dient, in Reaktion auf den Befehl, zum: (a) Aussetzen der Ausführung eines Threads auf Benutzerebene, von dem der Befehl, empfangen worden sein sollte; (b) Überführen eines logischen Prozessors, auf dem der Thread auf Benutzerebene ausgeführt worden sein sollte, in den angezeigten ersten alternativen Zustand; und (c) Wiederaufnehmen der Ausführung des Threads auf Benutzerebene, wenn sich der logische Prozessor in dem angezeigten ersten alternativen Zustand befindet, mit einer Latenz, die kleiner sein soll als die Hälfte der Latenz, mit der die Ausführung eines Threads wiederaufgenommen werden kann, wenn sich der logische Prozessor in einem Prozessor-angehalten-Leistungszustand befindet.

4. 发明申请

WO2013016345A2 METHOD AND APPARATUS FOR TLB SHOOT-DOWN IN A HETEROGENEOUS COMPUTING SYSTEM SUPPORTING SHARED VIRTUAL MEMORY 审中-公开
标题翻译：支持共享虚拟内存的异构计算系统中TLB SHOOT-DOWN的方法和设备
公开(公告)号：WO2013016345A2
公开(公告)日：2013-01-31
申请号：PCT/US2012047991
申请日：2012-07-24
申请人： INTEL CORP , SANKARAN RAJESH M , KOKER ALTUG , LANTZ PHILIP , MALLICK ASIT K , CROSSLAND JAMES B , NAVALE ADITVA , NEIGER GILBERT , ANDERSON ANDREW V
发明人： SANKARAN RAJESH M , KOKER ALTUG , LANTZ PHILIP , MALLICK ASIT K , CROSSLAND JAMES B , NAVALE ADITVA , NEIGER GILBERT , ANDERSON ANDREW V
IPC分类号： G06F12/10 , G06F15/80
CPC分类号： G06F12/1027 , G06F12/1081 , G06F2212/1016 , G06F2212/1048 , G06F2212/303 , G06F2212/682 , G06F2212/683
摘要： Methods and apparatus are disclosed for efficient TLB (translation look-aside buffer) shoot-downs for heterogeneous devices sharing virtual memory in a multi-core system. Embodiments of an apparatus for efficient TLB shoot-downs may include a TLB to store virtual address translation entries, and a memory management unit, coupled with the TLB, to maintain PASID (process address space identifier) state entries corresponding to the virtual address translation entries. The PASID state entries may include an active reference state and a lazy-invalidation state. The memory management unit may perform atomic modification of PASID state entries responsive to receiving PASID state update requests from devices in the multi-core system and read the lazy-invalidation state of the PASID state entries. The memory management unit may send PASID state update responses to the devices to synchronize TLB entries prior to activation responsive to the respective lazy-invalidation state.
摘要翻译：公开了用于在多核系统中共享虚拟存储器的异构设备的有效TLB（转换后备缓冲器）击穿的方法和装置。用于有效的TLB击倒的装置的实施例可以包括用于存储虚拟地址转换条目的TLB和与TLB耦合的存储器管理单元，以维护对应于虚拟地址转换条目的PASID（进程地址空间标识符）状态条目。 PASID状态条目可以包括活动参考状态和惰性无效状态。响应于从多核系统中的设备接收到PASID状态更新请求并且读取PASID状态条目的惰性无效状态，存储器管理单元可执行PASID状态条目的原子修改。存储器管理单元可以在响应于相应的惰性无效化状态的激活之前向设备发送PASID状态更新响应以同步TLB条目。

5. 发明专利

DE112017003483T5 EINGESCHRÄNKTE ADRESSUMSETZUNG ZUM SCHUTZ VOR VORRICHTUNGS-TLB-ANFÄLLIGKEITEN 未知
公开(公告)号：DE112017003483T5
公开(公告)日：2019-04-04
申请号：DE112017003483
申请日：2017-06-09
申请人： INTEL CORP
发明人： SANKARAN RAJESH M , SETHI PRASHANT , MALLICK ASIT K , WOODHOUSE DAVID , VAKHARWALA RUPIN H
IPC分类号： G06F12/02
摘要： Eine Vorrichtung weist ein Extended Capability Register und Eingabe/Ausgabe-(E/A) Speicherverwaltungsschaltungen auf. Die Eingabe/Ausgabe- (E/A) Speicherverwaltungsschaltungen sind vorgesehen zum Empfangen einer Adressumsetzungsanforderung, die eine virtuelle Gastadresse referenziert, die einem virtuellen Gastadressraum einer virtuellen Maschine zugehörig ist, von einer E/A-Vorrichtung. Die Eingabe/Ausgabe- (E/A) Speicherverwaltungsschaltungen können die virtuelle Gastadresse in eine physikalische Gastadresse umsetzen, die einem physikalischen Gastadressraum der virtuellen Maschine zugehörig ist, und als Reaktion auf das Bestimmen, dass ein Wert, der durch das Extended Capability Register gespeichert wird, einen Restrict-Translation-Request-Response-Modus (RTRR - Modus zur Einschränkung der Umsetzungsanforderungsantwort) angibt, eine Umsetzungsantwort, die die physikalische Gastadresse aufweist, an die E/A-Vorrichtung senden.

6. 发明专利

DE112017002260T5 DATENSICHERHEIT IN EINEM CLOUD-NETZWERK 未知
公开(公告)号：DE112017002260T5
公开(公告)日：2019-01-10
申请号：DE112017002260
申请日：2017-06-26
申请人： INTEL CORP
发明人： SCARLATA VINCENT R , MCKEEN FRANCIS X , ROZAS CARLOS V , JOHNSON SIMON P , ZHANG BO , VIJ MONA , BAKER BRANDON , KUMAR MOHAN J , MALLICK ASIT K , GENTRY MARK A , CHAKRABARTI SOMNATH
IPC分类号： G06F21/60 , G06F21/62 , H04L9/08 , H04L29/06
摘要： Hier beschriebene besondere Ausführungsformen sehen eine elektronische Vorrichtung vor, die dazu konfiguriert werden kann, Daten in einer sicheren Domäne in einem Cloud-Netzwerk zu speichern, Verschlüsselungsschlüssel zu erstellen, wobei jeder Verschlüsselungsschlüssel eine andere Art des Zugriffs auf die Daten ermöglichen soll, und die Verschlüsselungsschlüssel in einem Schlüsselspeicher einer sicheren Domäne in dem Cloud-Netzwerk zu speichern. In einem Beispiel ermöglicht jeder Verschlüsselungsschlüssel den Zugriff auf eine andere Version der Daten. In einem anderen Beispiel speichert eine Zähler-Engine den Speicherort jeder Version der Daten in dem Cloud-Netzwerk.

7. 发明专利

IN386CHN2014A METHOD AND APPARATUS FOR TLB SHOOT DOWN IN A HETEROGENEOUS COMPUTING SYSTEM SUPPORTING SHARED VIRTUAL MEMORY 未知
公开(公告)号：IN386CHN2014A
公开(公告)日：2015-04-03
申请号：IN386CHN2014
申请日：2014-01-16
申请人： INTEL CORP
发明人： SANKARAN RAJESH M , KOKER ALTUG , LANTZ PHILIP , MALLICK ASIT K , CROSSLAND JAMES B , NAVALE ADITVA , NEIGER GILBERT , ANDERSON ANDREW V
IPC分类号： G06F12/10 , G06F15/80
摘要： Methods and apparatus are disclosed for efficient TLB (translation look aside buffer) shoot downs for heterogeneous devices sharing virtual memory in a multi core system. Embodiments of an apparatus for efficient TLB shoot downs may include a TLB to store virtual address translation entries and a memory management unit coupled with the TLB to maintain PASID (process address space identifier) state entries corresponding to the virtual address translation entries. The PASID state entries may include an active reference state and a lazy invalidation state. The memory management unit may perform atomic modification of PASID state entries responsive to receiving PASID state update requests from devices in the multi core system and read the lazy invalidation state of the PASID state entries. The memory management unit may send PASID state update responses to the devices to synchronize TLB entries prior to activation responsive to the respective lazy invalidation state.

8. 发明专利

DE102010046892A1 Management und Implementierung von Metadaten in der Zentraleinheit unter Verwendung von Registererweiterungen 未知
公开(公告)号：DE102010046892A1
公开(公告)日：2011-04-21
申请号：DE102010046892
申请日：2010-09-29
申请人： INTEL CORP
发明人： PATEL BAIJU V , GOPALAKRISHNA RAJEEV , GLEW ANDREW F , KUSHLIS ROBERT J , DYKE DON ALAN VAN , MALLICK ASIT K , NEIGER GILBERT , DIXON MARTIN GUY , GOTTLIEB JACOB KOBY , CIHULA JOSEPH FRANK , CROSSLAND JAMES B , RODGERS SCOTT DION , CHARNEY MARK JAY
IPC分类号： G06F12/14 , G06F9/318 , G06F9/34 , G06F15/16
摘要： Eine Reihe von Standardregistern eines Prozessors wird in Metadatenregister auf dem Prozessor eines Computersystems erweitert. Die Standardregister haben darauf Daten gespeichert, während Metadaten, die mit den Daten in Beziehung stehen, separat in den Metadatenregistern gespeichert sind.

9. 发明公开

EP3005127A4 SYSTEMS AND METHODS FOR PREVENTING UNAUTHORIZED STACK PIVOTING 失效
标题翻译：圣彼得堡维多利亚州VERHHENZEN VERHINDERUNG VON UNERLAUBTEM STAPELSCHWENKEN
公开(公告)号：EP3005127A4
公开(公告)日：2017-01-25
申请号：EP14808307
申请日：2014-05-30
申请人： INTEL CORP
发明人： PATEL BAIJU V , LI XIAONING , ANVIN H P , MALLICK ASIT K , NEIGER GILBERT , CROSSLAND JAMES B , OPFERMAN TOBY , KHARE ATUL A , BRANDT JASON W , COKE JAMES S , VAJDA BRIAN L
IPC分类号： G06F12/14 , G06F9/30 , G06F9/45 , G06F12/02 , G06F21/52
CPC分类号： G06F12/145 , G06F8/434 , G06F9/30105 , G06F9/30134 , G06F21/52
摘要： An example processing system may comprise: a lower stack bound register configured to store a first memory address, the first memory address identifying a lower bound of a memory addressable via a stack segment; an upper stack bound register configured to store a second memory address, the second memory address identifying an upper bound of the memory addressable via the stack segment; and a stack bounds checking logic configured to detect unauthorized stack pivoting, by comparing a memory address being accessed via the stack segment with at least one of the first memory address and the second memory address.
摘要翻译：示例性处理系统可以包括：下层堆栈绑定寄存器，被配置为存储第一存储器地址，第一存储器地址标识经由堆栈段可寻址的存储器的下限; 上堆栈绑定寄存器，被配置为存储第二存储器地址，所述第二存储器地址通过所述堆栈段识别所述存储器可寻址的上限; 以及堆栈边界检查逻辑，其被配置为通过将经由所述堆栈段访问的存储器地址与所述第一存储器地址和所述第二存储器地址中的至少一个进行比较来检测未授权堆栈的转动。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式