专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2010016377A Multiple-die integrated circuit device and method 有权
标题翻译：多芯片集成电路设备及方法
公开(公告)号：JP2010016377A
公开(公告)日：2010-01-21
申请号：JP2009153602
申请日：2009-06-29
申请人： Intel Corp , インテル・コーポレーション
发明人： SOMASEKHAR DINESH , KARNIK TANAY , XU JIANPING , YE YIBIN
IPC分类号： H01L21/822 , H01L21/3205 , H01L23/52 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/04
CPC分类号： H01L25/18 , G11C5/02 , G11C5/063 , H01L23/481 , H01L23/5286 , H01L2224/05573 , H01L2224/13025 , H01L2224/16225 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2924/00014 , H01L2224/05599
摘要： PROBLEM TO BE SOLVED: To provide a device which can locate the contacting pads of its through silicon vias efficiently when laminating a plurality of dice as a three-dimensional integrated circuit package. SOLUTION: In an integrated circuit including a first die coupled to such a second die as a memory die, a plurality of through silicon vias TSV are located so as to pass them through the second die, and a power reference is fed to the first die. The plurality of through silicon vias are made relocatable in a lateral direction without interfering with a plurality circuit sections MS of the second die. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种当作为三维集成电路封装层叠多个裸片时能够有效地定位其通孔硅通孔的接触焊盘的装置。解决方案：在包括耦合到作为存储器管芯的这种第二管芯的第一管芯的集成电路中，多个通硅通孔TSV被定位成使其通过第二管芯，并且将功率基准馈送到第一个死亡多个贯通硅通孔在横向方向上可重新定位，而不会干扰第二管芯的多个电路部分MS。版权所有（C）2010，JPO＆INPIT

2. 发明申请

WO0225577A2 WIRELESS HANDWRITING SCHEME 审中-公开
标题翻译：无线手机方案
公开(公告)号：WO0225577A2
公开(公告)日：2002-03-28
申请号：PCT/US0129693
申请日：2001-09-20
申请人： INTEL CORP , XU JIANPING
发明人： XU JIANPING
IPC分类号： G06F3/0354 , G06F3/042 , G06F3/043 , G06K11/00
CPC分类号： G06F3/0433 , G06F3/03545
摘要： A system for tracking motion of a writing device in accordance with the invention includes a substantially omni-directional transmitter attached to the writing device adn a plurality of semi-cylindrical receivers capable of receiving, over a substantially planar area, one or more pulses generated by the substantially omni-directional transmitter.
摘要翻译：根据本发明的用于跟踪书写装置的运动的系统包括一个基本上全向的发送器，附接到书写装置和多个半圆柱形接收器，能够在基本上平面的区域上接收一个或多个由基本上是全向的发射机。

3. 发明专利

DE10296847T5 未知
公开(公告)号：DE10296847T5
公开(公告)日：2004-07-01
申请号：DE10296847
申请日：2002-05-17
申请人： INTEL CORP
发明人： XU JIANPING
IPC分类号： G06F3/043 , G06K9/00 , G07C9/00 , G06K11/00
摘要： A digital signature collection and authentication system includes an ink pen having an ultrasonic transmitter that transmits ultrasonic energy to a plurality of ultrasonic receivers. A computer triangulates the location of the pen versus time to generate the signature shape, and to generate velocity and acceleration data. The pen also includes a pressure sensitive tip to record pressure applied to the pen tip. The pen also includes a higher frequency burst transmitter useful to generate a time reference, and to transmit the pressure information. The computer packetizes the shape, velocity, acceleration, and pressure data with a time stamp and an IP address or phone number, encrypts the packet and sends it to a host computer for authentication. Other embodiments are described and claimed.

4. 发明专利

AU2003228704A1 SILICON AND SILICON-GERMANIUM LIGHT-EMITTING DEVICE, METHODS AND SYSTEMS 未知
公开(公告)号：AU2003228704A1
公开(公告)日：2003-11-11
申请号：AU2003228704
申请日：2003-04-24
申请人： INTEL CORP
发明人： XU JIANPING , BORKAR SHEKHAR , GARDNER DONALD , KARNIK TANAY
IPC分类号： G02B6/12 , G02B6/122 , G02B6/13 , G02B6/138 , G02B6/42 , G02B6/43 , H01L31/173 , H01L33/00 , H01L33/34

5. 发明专利

DE10296847B4 Aufnahme und Authentifizierung einer digitalen Signatur 未知
公开(公告)号：DE10296847B4
公开(公告)日：2017-01-12
申请号：DE10296847
申请日：2002-05-17
申请人： INTEL CORP
发明人： XU JIANPING
IPC分类号： G06K11/00 , G06F3/043 , G06K9/00 , G07C9/00
摘要： Ein System zur Aufnahme und Authentifizierung einer digitalen Signatur, umfassend: einen ersten Ultraschallempfänger (120); einen zweiten Ultraschallempfänger (130), anbringbar auf einer Oberfläche in einem Abstand zu dem ersten Ultraschallempfänger (120); einen Empfänger höherer Frequenz; und einen Ultraschallstift (140), der eine drucksensitive Tintenkartusche aufweist, um Tinte auszugeben, und einen Drucksensor, an dem die Spitze des Stiftes angeschlossen ist, um ein Drucksignal zu erzeugen, wobei der Ultraschallstift (140) zum Übertragen des Drucksignals und zum Bereitstellen eines Zeitreferenzsignals an den Empfänger höherer Frequenz und zum Übertragen von Ultraschallenergie an den ersten und zweiten Ultraschallempfänger (120, 130) ausgeführt ist; einen Computer, der an den ersten und zweiten Ultraschallempfänger (120, 130) und den Empfänger höherer Frequenz angeschlossen ist, wobei der Computer ausgeführt ist zum Empfangen von Ankunftszeitdaten vom ersten und zweiten Ultraschallempfänger (120, 130), zum Empfangen von Drucksignalinformation vom Empfänger höherer Frequenz, zur Bestimmung eines Ortes des Ultraschallstiftes (140) im Vergleich zur Zeit, einer Geschwindigkeit des Ultraschallstiftes (140) im Vergleich zur Zeit und einer Beschleunigung des Ultraschallstiftes (140) im Vergleich zur Zeit, zum Verschlüsseln der Signaturform, des ausgeübten Druckes, der Beschleunigung, einer IP Adresse oder einer Telefonnummer und eines Zeitstempels in ein Paket und zum Senden des Paketes an einen Prozessor zum Vergleich mit einer Referenzsignatur, die Signaturform, ausgeübten Druck und Beschleunigung umfasst.

6. 发明专利

AU2003263016A1 METHOD AND SYSTEM TO DETERMINE A CLOCK SIGNAL FOR PACKET PROCESSING 未知
公开(公告)号：AU2003263016A1
公开(公告)日：2004-03-29
申请号：AU2003263016
申请日：2003-09-03
申请人： INTEL CORP
发明人： BORKAR SHEKHAR , VANGAL SRIRAM , HOSKOTE YATIN , BORKAR NITIN , XU JIANPING , ERRAGUNTLA VASANTHA
IPC分类号： H04J3/06 , H04L29/06

7. 发明专利

AU2002308755A1 Digital signature collection and authentication 未知
公开(公告)号：AU2002308755A1
公开(公告)日：2002-12-09
申请号：AU2002308755
申请日：2002-05-17
申请人： INTEL CORP
发明人： XU JIANPING
IPC分类号： G06F3/043 , G06K9/00 , G07C9/00 , G06K11/18 , G06F3/033
摘要： A digital signature collection and authentication system includes an ink pen having an ultrasonic transmitter that transmits ultrasonic energy to a plurality of ultrasonic receivers. A computer triangulates the location of the pen versus time to generate the signature shape, and to generate velocity and acceleration data. The pen also includes a pressure sensitive tip to record pressure applied to the pen tip. The pen also includes a higher frequency burst transmitter useful to generate a time reference, and to transmit the pressure information. The computer packetizes the shape, velocity, acceleration, and pressure data with a time stamp and an IP address or phone number, encrypts the packet and sends it to a host computer for authentication. Other embodiments are described and claimed.

8. 发明专利

HK1069911A1 DIGITAL SIGNATURE COLLECTION AND AUTHENTICATION 未知
公开(公告)号：HK1069911A1
公开(公告)日：2005-06-03
申请号：HK05102315
申请日：2005-03-16
申请人： INTEL CORP
发明人： XU JIANPING
IPC分类号： G06F3/043 , G06K20100101 , G06K9/00 , G07C9/00
摘要： A digital signature collection and authentication system includes an ink pen having an ultrasonic transmitter that transmits ultrasonic energy to a plurality of ultrasonic receivers. A computer triangulates the location of the pen versus time to generate the signature shape, and to generate velocity and acceleration data. The pen also includes a pressure sensitive tip to record pressure applied to the pen tip. The pen also includes a higher frequency burst transmitter useful to generate a time reference, and to transmit the pressure information. The computer packetizes the shape, velocity, acceleration, and pressure data with a time stamp and an IP address or phone number, encrypts the packet and sends it to a host computer for authentication. Other embodiments are described and claimed.

9. 发明专利

AU8914301A Wireless handwriting scheme 未知
公开(公告)号：AU8914301A
公开(公告)日：2002-04-02
申请号：AU8914301
申请日：2001-09-20
申请人： INTEL CORP
发明人： XU JIANPING
IPC分类号： G06F3/0354 , G06F3/042 , G06F3/043 , G06K11/00

10. 发明专利

DE102009030524B4 Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips 未知
公开(公告)号：DE102009030524B4
公开(公告)日：2022-10-27
申请号：DE102009030524
申请日：2009-06-25
申请人： INTEL CORP
发明人： SOMASEKHAR DINESH , KARNIK TANAY , XU JIANPING , YE YIBIN
IPC分类号： H01L25/065
摘要： Vorrichtung, die umfasst:- einen Chip-Stapel mit einem ersten Chip (402) auf einem zweiten Chip (406), die über eine zwischen ihnen angeordnete Kopplungsstruktur (409) miteinander gekoppelt sind,• wobei der erste (402) und der zweite (406) Chip jeweils ein Substrat (403, 407) und mindestens eine erste, zweite und dritte Metallschicht (M1, M2, M3) aufweisen, die in dieser Reihenfolge auf das jeweilige Substrat (403, 407) aufgebracht sind, so dass die erste Metallschicht (M1) die dem jeweiligen Substrat (403, 407) nächstliegende Metallschicht der aufgebrachten Metallschichten (M1- M7) ist, gefolgt von der jeweiligen zweiten und dritten Metallschicht (M2, M3)• wobei der erste (402) und der zweite (406) Chip mit ihren Metallschichten (M1 - M7) einander gegenüberliegend gestapelt sind,• wobei der zweite Chip (406) ein Speicherchip mit einer Vielzahl von Speicherbänken (405) ist, die in Speicherbankabschnitte (417) unterteilt sind,• wobei die Speicherbankabschnitte (417) in entlang einer Achse (X-Achse) und parallel zueinander verlaufenden Reihen angeordnet sind und diese Reihen durch parallel zu dieser Achse (X-Achse) verlaufende reihenförmig angeordnete Freiräume (413) senkrecht zu dieser Richtung voneinander beabstandet sind,- eine Vielzahl von Through-Silicon-Vias (TSV, 411), die in Stapelrichtung durch das Substrat (407) des zweiten Chips (406) hindurchgehen, um Leistungsreferenzen an den ersten Chip (402) zu liefern,• wobei die erste Metallschicht (M1) des zweiten Chips (406) Kontaktflächen für die Through-Silicon-Vias (TSV, 411) umfasst,• wobei die zweite Metallschicht (M2) des zweiten Chips (406) parallel zueinander in Reihen verlaufende Metallleiter umfasst, die Through-Silicon-Vias (TSV, 411) gleicher Spannungsfunktionalität so miteinander verbinden, dass VSS-Kontakte in einer Reihe miteinander verbunden sind und VCC-Kontakte in einer Reihe miteinander verbunden sind,• wobei die dritte Metallschicht (M3) des zweiten Chips (406) unterschiedliche Speicherbankabschnitte (417) miteinander verbindet,• wobei die Through-Silicon-Vias (TSV, 411) in den parallel zueinander verlaufenden Freiräumen (413) zwischen den Speicherbankabschnitten (417) angeordnet und auf jeder Seite der Reihen der Speicherbankabschnitte (417) vorhanden sind, ohne mit ihnen zu überlappen.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式