专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005116799A3 PROCESSOR TIMING APPARATUS, SYSTEMS, AND METHODS 审中-公开
公开(公告)号：WO2005116799A3
公开(公告)日：2005-12-08
申请号：PCT/US2005/014881
申请日：2005-04-29
申请人： INTEL CORPORATION (A DELAWARE CORPORATION) , TSUI, Ernest , CHEN, Inching
发明人： TSUI, Ernest , CHEN, Inching
IPC分类号： G06F1/32
摘要： An apparatus and a system, as well as a method and article, may operate to independently adjust a plurality of processor clocks coupled to a corresponding plurality of networked processors responsive to one or more status indicators to provide scalable performance and power consumption.

2. 发明申请

WO2005094016A2 ALLOCATION OF COMBINED OR SEPARATE DATA AND CONTROL PLANES 审中-公开
标题翻译：组合或单独数据和控制平台的分配
公开(公告)号：WO2005094016A2
公开(公告)日：2005-10-06
申请号：PCT/US2005/003590
申请日：2005-02-02
申请人： INTEL CORPORATION , HONARY, Hooman , CHEN, Inching , TSUI, Ernest
发明人： HONARY, Hooman , CHEN, Inching , TSUI, Ernest
IPC分类号： H04L12/56
CPC分类号： G06F17/5045
摘要： A dual mesh interconnect network in a heterogeneous configurable circuit may be allocated between data communication and control communication.
摘要翻译：可以在数据通信和控制通信之间分配异构可配置电路中的双网状互连网络。

3. 发明申请

WO2005099157A1 FLEXIBLE ACCELERATORS FOR PHYSICAL LAYER PROCESSING 审中-公开
标题翻译：用于物理层加工的灵活加速器
公开(公告)号：WO2005099157A1
公开(公告)日：2005-10-20
申请号：PCT/US2005/010176
申请日：2005-03-25
申请人： INTEL CORPORATION , CHUN, Anthony , TSUI, Ernest , SNYDER, Walter
发明人： CHUN, Anthony , TSUI, Ernest , SNYDER, Walter
IPC分类号： H04L1/00
CPC分类号： H04L1/0052 , H04L1/0056
摘要： Flexible, micro-coded accelerators are applied to perform physical layer processing in communications applications. The accelerators are reconfigurable and may be programmed to incorporate new protocols as they are introduced.
摘要翻译：灵活的微编码加速器被应用于通信应用中的物理层处理。加速器是可重新配置的，并且可以被编程为在它们被引入时结合新的协议。

4. 发明申请

WO2005053257A2 SPECTRUM MANAGEMENT APPARATUS, METHOD, AND SYSTEM 审中-公开
标题翻译：光谱管理装置，方法和系统
公开(公告)号：WO2005053257A2
公开(公告)日：2005-06-09
申请号：PCT/US2004/037673
申请日：2004-11-10
申请人： INTEL CORPORATION , HARP, Jeffrey , TSUI, Ernest
发明人： HARP, Jeffrey , TSUI, Ernest
IPC分类号： H04L25/08
CPC分类号： H04B15/00 , H04L25/085 , H04L25/497
摘要： A reconfigurable partial response encoder manages the emitted spectrum of a digital signal.
摘要翻译：可重构部分响应编码器管理数字信号的发射频谱。

5. 发明申请

WO2005029798A1 ADAPTIVE IQ IMBALANCE CORRECTION FOR MULTICARRIER WIRELESS COMMUNICATION SYSTEMS 审中-公开
标题翻译：适用于智能无线通信系统的IQ自适应校正
公开(公告)号：WO2005029798A1
公开(公告)日：2005-03-31
申请号：PCT/US2004/030572
申请日：2004-09-15
申请人： INTEL CORPORATION , LIN, Jian , TSUI, Ernest
发明人： LIN, Jian , TSUI, Ernest
IPC分类号： H04L25/03
CPC分类号： H04L27/2657 , H04L2025/03414 , H04L2027/0016 , H04L2027/0018 , H04L2027/0024
摘要： Embodiments of an adaptive in-phase (I) and/or quadrature-phase (Q) imbalance correction for multicarrier wireless communication systems is generally described.
摘要翻译：通常描述多载波无线通信系统的自适应同相（I）和/或正交相（Q）不平衡校正的实施例。

6. 发明申请

WO2011002940A2 AN ADVANCED TELEVISION SYSTEMS COMMITTEE (ATSC) DIGITAL TELEVISION (DTV) RECEIVER 审中-公开
标题翻译：高级电视系统委员会（ATSC）数字电视（DTV）接收器
公开(公告)号：WO2011002940A2
公开(公告)日：2011-01-06
申请号：PCT/US2010/040680
申请日：2010-06-30
申请人： INTEL CORPORATION , TSUI, Ernest , SIMANAPALLI, Siva , SHAO, Lei
发明人： TSUI, Ernest , SIMANAPALLI, Siva , SHAO, Lei
IPC分类号： H04N7/015
CPC分类号： H04L25/03057
摘要： A computer system may comprise a receiver to perform equalization. The receiver comprises an equalizer. The equalizer may determine locations of a principal tap, a platform noise tap, and a pre-cursor tap in a feedforward path of an equalizer. Also, the equalizer may determine locations of a post-cursor tap, a cross-term tap, and a portable tap in a feedback path of the equalizer. The receiver may align the portable tap in the feedback path with the principal tap in the feedforward path. The platform noise tap may cancel the effect of platform noise on a principal located at the principal tap, thus enabling the computer system to operate effectively in severe platform noise environment. Also, the computer system may operate in statics and portable environment in which platform noise and AGWN may be present.
摘要翻译：计算机系统可以包括用于执行均衡的接收器。接收器包括均衡器。均衡器可以确定均衡器的前馈路径中的主要抽头，平台噪声抽头和前导抽头的位置。而且，均衡器可以确定均衡器的反馈路径中的后标抽头，交叉项抽头和便携式抽头的位置。接收器可以将反馈路径中的便携式抽头与前馈路径中的主抽头对齐。平台噪声抽头可以消除平台噪声对位于主要抽头的主体的影响，从而使计算机系统能够在严重的平台噪声环境中有效运行。此外，计算机系统可以在可能出现平台噪声和AGWN的静态和便携式环境中工作。

7. 发明申请

WO2005098649A2 CONSTRAINTS-DIRECTED COMPILATION FOR HETEROGENEOUS RECONFIGURABLE ARCHITECTURES 审中-公开
标题翻译：用于非均匀可重构架构的约束定向编译
公开(公告)号：WO2005098649A2
公开(公告)日：2005-10-20
申请号：PCT/US2005/010135
申请日：2005-03-25
申请人： INTEL CORPORATION , TSAI, Vicki , HONARY, Hooman , TSUI, Ernest
发明人： TSAI, Vicki , HONARY, Hooman , TSUI, Ernest
IPC分类号： G06F15/78
CPC分类号： G06F17/5054
摘要： Compilation of a design description for a heterogeneous reconfigurable architecture is influenced by user-specified constraints.
摘要翻译：
编译异构可重构架构的设计描述受用户指定约束的影响。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式