专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012064690A3 SPECULATIVE COMPILATION TO GENERATE ADVICE MESSAGES 审中-公开
标题翻译：生成建议信息的统一编译
公开(公告)号：WO2012064690A3
公开(公告)日：2012-07-26
申请号：PCT/US2011059701
申请日：2011-11-08
申请人： INTEL CORP , KRISHNAIYER RAKESH , IDO HIDEKI SAITO , SU ERNESTO , NG JOHN L , LIN JIN , TIAN XINMIN , GEVA ROBERT Y
发明人： KRISHNAIYER RAKESH , IDO HIDEKI SAITO , SU ERNESTO , NG JOHN L , LIN JIN , TIAN XINMIN , GEVA ROBERT Y
IPC分类号： G06F9/45
CPC分类号： G06F8/4441 , G06F8/41 , G06F11/3664
摘要： Methods to improve optimization of compilation are presented. In one embodiment, a method includes identifying one or more optimization speculations with respect to a code region and speculatively performing transformation on an intermediate representation of the code region in accordance with an optimization speculation. The method includes generating an advice message corresponding to the optimization speculation and displaying the advice message if the optimization speculation results in an improved compilation result.
摘要翻译：提出了改进编译优化的方法。在一个实施例中，一种方法包括根据优化推测识别关于代码区域的一个或多个优化推测和对代码区域的中间表示进行推测地执行变换。该方法包括生成与优化推测对应的建议消息，并且如果优化推测导致改进的编译结果，则显示该建议消息。

2. 发明专利

DE102019109050A1 COMPILER-ÜBERSETZUNG MIT SCHLEIFEN- UND DATENPARTITIONIERUNG 未知
公开(公告)号：DE102019109050A1
公开(公告)日：2019-11-07
申请号：DE102019109050
申请日：2019-04-05
申请人： INTEL CORP
发明人： KRISHNAIYER RAKESH , BOBROVSKII KONSTANTIN , BUDANOV DMITRY
IPC分类号： G06F8/41
摘要： Eine Logik kann einen Zielcode zum Partitionieren von Daten basierend auf einer mit einer Ressource wie einer Zieleinrichtung assoziierten Speicherbegrenzung automatisch und/oder autonom übersetzen. Die Logik kann ein Tag im Code zum Identifizieren einer Task identifizieren, wobei die Task mindestens eine Schleife umfasst, wobei die Schleife zum Verarbeiten von Datenelementen in einem oder mehreren Arrays vorgesehen ist. Die Logik kann Anweisungen zum Bestimmen einer oder mehrerer Partitionen für die mindestens eine Schleife zum Partitionieren von Datenelementen, auf die durch eine oder mehrere Speicherzugriffsanweisungen für das eine oder die mehreren Arrays innerhalb der mindestens einen Schleife zugegriffen wird, basierend auf einer Speicherbegrenzung automatisch generieren, wobei die Speicherbegrenzung zum Identifizieren einer Menge an zur Allokation zum Verarbeiten der Task verfügbarem Speicher vorgesehen ist. Die Logik kann einen oder mehrere Iterationsraumblöcke für die parallelen Schleifen bestimmen, Speicherfenster für jeden Block bestimmen, Daten in den begrenzten Speicher und aus dem begrenzten Speicher kopieren und Arrayzugriffe übersetzen.

3. 发明专利

DE102020133795A1 INTEGRATION VON AUTOMATISIERTEN COMPILER-DATENFLUSSOPTIMIERUNGEN 未知
公开(公告)号：DE102020133795A1
公开(公告)日：2021-09-30
申请号：DE102020133795
申请日：2020-12-16
申请人： INTEL CORP
发明人： CRANMER JOSHUA , DEODHAR RAJIV , GLOSSOP KENT , KHALDI DOUNIA , KRISHNAIYER RAKESH , WOODWORTH DANIEL
IPC分类号： G06F8/40
摘要： Verschiedene Ausführungsbeispiele sind allgemein auf ein Optimieren des Datenflusses in automatisierten Transformations-Frameworks (z. B. Compiler, Laufzeit usw.) für räumliche Architekturen (z. B. konfigurierbarer räumlicher Beschleuniger (Configurable Spatial Accelerator)) gerichtet, die High-Level-Anwendercode in Formen übersetzen, die „Streams“ (z. B. latenzunempfindliche Kanäle (Latency Insensitive Channels), Zeilenpuffer) verwenden, um den Overhead zu reduzieren, die Effizienz redundanter Speicherzugriffe zu eliminieren oder zu verbessern und den Gesamtdurchsatz zu erhöhen.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式