专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011056306A3 MICROELECTRONIC PACKAGE AND METHOD OF MANUFACTURING SAME 审中-公开
标题翻译：微电子封装及其制造方法
公开(公告)号：WO2011056306A3
公开(公告)日：2011-08-04
申请号：PCT/US2010049457
申请日：2010-09-20
申请人： INTEL CORP , GUZEK JOHN S , SURVAKUMAR MAHADEVAN , AZIMI HAMID R
发明人： GUZEK JOHN S , SURVAKUMAR MAHADEVAN , AZIMI HAMID R
IPC分类号： H01L23/12 , H01L23/48 , H01L23/485
CPC分类号： H01L23/49833 , H01L22/14 , H01L22/20 , H01L2224/16225 , H01L2224/16227 , H01L2924/00014 , H01L2924/15311 , H01L2224/0401
摘要： A microelectronic package includes a first substrate (120) having a first surface area (125) and a second substrate (130) having a second surface area (135). The first substrate includes a first set of interconnects (126) having a first pitch (127) at a first surface (121) and a second set of interconnects (128) having a second pitch (129) at a second surface (222). The second substrate is coupled to the first substrate using the second set of interconnects and includes a third set of interconnects (236) having a third pitch (237) and internal electrically conductive layers (233, 234) connected to each other with a microvia (240). The first pitch is smaller than the second pitch, the second pitch is smaller than the third pitch, and the first surface area is smaller than the second surface area.
摘要翻译：微电子封装包括具有第一表面区域（125）的第一衬底（120）和具有第二表面区域（135）的第二衬底（130）。第一衬底包括在第一表面处具有第一间距（127）的第一组互连（126）和在第二表面（222）处具有第二间距（129）的第二组互连（128）。第二衬底使用第二组互连件耦合到第一衬底，并且包括具有第三间距（237）和第三组互连（236）的第三组互连（236），并且内部导电层（233,234）以微孔（ 240）。第一间距小于第二间距，第二间距小于第三间距，第一表面积小于第二表面积。

2. 发明专利

GB2487172A Microelectronic package and method of manufacturing same 未知
公开(公告)号：GB2487172A
公开(公告)日：2012-07-11
申请号：GB201208342
申请日：2010-09-20
申请人： INTEL CORP
发明人： GUZEK JOHN S , SURVAKUMAR MAHADEVAN , AZIMI HAMID R
IPC分类号： H01L23/12 , H01L23/48 , H01L23/485
摘要： A microelectronic package includes a first substrate (120) having a first surface area (125) and a second substrate (130) having a second surface area (135). The first substrate includes a first set of interconnects (126) having a first pitch (127) at a first surface (121) and a second set of interconnects (128) having a second pitch (129) at a second surface (222). The second substrate is coupled to the first substrate using the second set of interconnects and includes a third set of interconnects (236) having a third pitch (237) and internal electrically conductive layers (233, 234) connected to each other with a microvia (240). The first pitch is smaller than the second pitch, the second pitch is smaller than the third pitch, and the first surface area is smaller than the second surface area.

3. 发明专利

DE112010004254B4 Mikroelektronische Baugruppe 未知
公开(公告)号：DE112010004254B4
公开(公告)日：2021-04-29
申请号：DE112010004254
申请日：2010-09-20
申请人： INTEL CORP
发明人： GUZEK JOHN S , SURVAKUMAR MAHADEVAN , AZIMI HAMID R
IPC分类号： H01L23/12 , H01L23/48 , H01L23/485
摘要： Mikroelektronische Baugruppe (100), umfassend:ein erstes Substrat (120) mit einem ersten Flächenbereich (125) und einer ersten Vielzahl von elektrisch leitfähigen Leiterzügen (152), die jeweils voneinander durch einen ersten Abstand (153) getrennt sind und jeweils eine Dicke von nicht mehr als 15 Mikrometern aufweisen und wobei der erste Abstand (153) nicht größer als 15 Mikrometer ist, wobei das erste Substrat (120) an einer ersten Fläche (121) einen ersten Satz von Zwischenverbindungen (226) mit einer ersten Beabstandung (227) und an einer zweiten Fläche (222) einen zweiten Satz von Zwischenverbindungen (228) mit einer zweiten Beabstandung (229) umfasst; undein zweites Substrat (130) mit einem zweiten Flächenbereich (135) und einer zweiten Vielzahl elektrisch leitfähiger Leiterzüge (162) wobei jeder Leiterzug der zweiten Vielzahl von elektrisch leitfähigen Leiterzügen (162) jeweils eine Dicke von nicht mehr als 75 Mikrometer aufweist und jeweils voneinander durch einen zweiten Abstand (163) getrennt sind, wobei der zweite Abstand (163) nicht größer als 75 Mikrometer ist,wobei das zweite Substrat (130) unter Verwendung des zweiten Satzes von Zwischenverbindungen (228) mit dem ersten Substrat (120) gekoppelt ist undeinen dritten Satz von Zwischenverbindungen (236) mit einer dritten Beabstandung (237); undeine erste und eine zweite innere elektrisch leitfähige Schicht (233, 234), die miteinander durch ein Mikrovia (240) verbunden sind, umfasst, wobei die erste Beabstandung (227) kleiner als diezweite Beabstandung (229) ist;die zweite Beabstandung (229) kleiner als die dritte Beabstandung (237) ist; undder erste Flächenbereich (125) kleiner als der zweite Flächenbereich (135)ist.

4. 发明专利

GB2487172B Microelectronic package and method of manufacturing same 未知
公开(公告)号：GB2487172B
公开(公告)日：2014-06-04
申请号：GB201208342
申请日：2010-09-20
申请人： INTEL CORP
发明人： GUZEK JOHN S , SURVAKUMAR MAHADEVAN , AZIMI HAMID R
IPC分类号： H01L23/12 , H01L23/48 , H01L23/485
摘要： A microelectronic package includes a first substrate (120) having a first surface area (125) and a second substrate (130) having a second surface area (135). The first substrate includes a first set of interconnects (126) having a first pitch (127) at a first surface (121) and a second set of interconnects (128) having a second pitch (129) at a second surface (222). The second substrate is coupled to the first substrate using the second set of interconnects and includes a third set of interconnects (236) having a third pitch (237) and internal electrically conductive layers (233, 234) connected to each other with a microvia (240). The first pitch is smaller than the second pitch, the second pitch is smaller than the third pitch, and the first surface area is smaller than the second surface area.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式