专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE112011106006T5 Nanodrahtstrukturen mit Rundumkontakten 未知
公开(公告)号：DE112011106006T5
公开(公告)日：2014-09-11
申请号：DE112011106006
申请日：2011-12-23
申请人： INTEL CORP
发明人： WEBER CORY E , KEYS PATRICK H , HAVERTY MICHAEL G , SHANKAR SADASIVAN , CEA STEPHEN M , KIM SEIYON
IPC分类号： H01L21/28 , H01L21/336 , H01L29/78
摘要： Nanodrahtstrukturen mit Rundumkontakten werden beschrieben. Beispielsweise schließt ein Nanodraht-Halbleiterbauelement einen über einem Substrat angeordneten Nanodraht ein. Ein Kanal-Gebiet wird im Nanodraht angeordnet. Das Kanal-Gebiet hat eine Länge und einen Umfang orthogonal zur Länge. Ein Gateelektrodenpacket umgibt den gesamten Umfang des Kanal-Gebiets. Ein Paar aus Source- und Drain-Gebieten wird im Nanodraht auf beiden Seiten des Kanal-Gebiets angeordnet. Jedes der Source- und Drain-Gebiete hat einen Umfang, der orthogonal zur Länge des Kanal-Gebiets ist. Ein erster Kontakt umgibt den Umfang des Source-Gebiets komplett. Ein zweiter Kontakt umgibt den Umfang des Drain-Gebiets komplett.

2. 发明申请

WO2012087637A3 IMPROVING TRANSISTOR CHANNEL MOBILITY USING ALTERNATE GATE DIELECTRIC MATERIALS 审中-公开
标题翻译：用交替栅极介电材料改善晶体管沟道迁移率
公开(公告)号：WO2012087637A3
公开(公告)日：2012-09-27
申请号：PCT/US2011064443
申请日：2011-12-12
申请人： INTEL CORP , HAVERTY MICHAEL G , SHANKAR SADASIVAN
发明人： HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/785 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/78
摘要： An apparatus comprises a substrate, a phonon-decoupling layer formed on the substrate, a gate dielectric layer formed on the phonon-decoupling layer, a gate electrode formed on the gate dielectric layer, a pair of spacers formed on opposite sides of the gate electrode, a source region formed in the substrate subjacent to the phonon-decoupling layer, and a drain region formed in the substrate subjacent to the phonon-decoupling layer. The phonon-decoupling layer prevents the formation of a silicon dioxide interfacial layer and reduces coupling between high-k phonons and the field in the substrate.
摘要翻译：一种装置包括衬底，在衬底上形成的声子解耦层，在声子解耦层上形成的栅极电介质层，在栅极电介质层上形成的栅电极，在栅电极的相对侧上形成的一对间隔物在衬底中形成于声子解耦层下方的源极区以及在声子解耦层下方形成于衬底中的漏极区。声子去耦层防止二氧化硅界面层的形成并减少高k声子与衬底中的场之间的耦合。

3. 发明申请

WO2012087660A2 SEMICONDUCTOR DEVICE CONTACTS 审中-公开
标题翻译：半导体器件联系人
公开(公告)号：WO2012087660A2
公开(公告)日：2012-06-28
申请号：PCT/US2011064604
申请日：2011-12-13
申请人： INTEL CORP , HAVERTY MICHAEL G , SHANKAR SADASIVAN , GHANI TAHIR , PARK SEONGJUN
发明人： HAVERTY MICHAEL G , SHANKAR SADASIVAN , GHANI TAHIR , PARK SEONGJUN
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/41791 , H01L21/283 , H01L21/3205 , H01L23/482 , H01L23/485 , H01L29/0895 , H01L29/456 , H01L29/7851 , H01L2924/0002 , H01L2924/00
摘要： Techniques are disclosed for forming contacts in silicon semiconductor devices. In some embodiments, a transition layer forms a non-reactive interface with the silicon semiconductor contact surface. In some such cases, a conductive material provides the contacts and the material forming a non-reactive interface with the silicon surface. In other cases, a thin semiconducting or insulting layer provides the non-reactive interface with the silicon surface and is coupled to conductive material of the contacts. The techniques can be embodied, for instance, in planar or non-planar (e.g., double-gate and tri-gate FinFETs) transistor devices.
摘要翻译：公开了用于在硅半导体器件中形成接触的技术。在一些实施例中，过渡层与硅半导体接触表面形成非反应性界面。在一些这种情况下，导电材料提供触点和与硅表面形成非反应性界面的材料。在其他情况下，薄的半导体或绝缘层提供与硅表面的非反应性界面并且耦合到触点的导电材料。这些技术可以例如在平面或非平面（例如，双栅极和三栅极FinFET））晶体管器件中实现。

4. 发明专利

GB2429117A8 Porous ceramic materials as low-k films in semiconductor devices 未知
公开(公告)号：GB2429117A8
公开(公告)日：2007-02-20
申请号：GB0621771
申请日：2005-06-15
申请人： INTEL CORP
发明人： KLOSTER GRANT M , LEU JIHPERNG , GOODNER MICHAEL D , HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L21/768 , H01L21/316
摘要： A method for selecting and forming a low-k, relatively high E porous ceramic film in a semiconductor device is described. A ceramic material is selected having a relatively high Young's modulus and relatively lower dielectric constant. The k is reduced by making the film porous.

5. 发明申请

WO2012087578A2 LINER LAYERS FOR METAL INTERCONNECTS 审中-公开
标题翻译：用于金属互连的内层
公开(公告)号：WO2012087578A2
公开(公告)日：2012-06-28
申请号：PCT/US2011063778
申请日：2011-12-07
申请人： INTEL CORP , SIMKA HARSONO S , ZIERATH DANIEL J , HAVERTY MICHAEL G , SHANKAR SADASIVAN
发明人： SIMKA HARSONO S , ZIERATH DANIEL J , HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L21/28 , H01L21/31
CPC分类号： H01L23/53238 , H01L21/76843 , H01L21/76858 , H01L21/76873 , H01L21/76877 , H01L2924/0002 , H01L2924/00
摘要： Electrical interconnects for integrated circuits and methods of fabrication of interconnects are provided. Devices are provided comprising copper interconnects having metallic liner layers comprising silver and a second component, such as, lanthanum, titanium, tungsten, zirconium, antimony, or calcium. Methods include providing a substrate having a trench or via formed therein, forming a silver alloy layer, comprising silver and a second component selected from the group consisting of lanthanum, titanium, tungsten, zirconium, antimony, and calcium, onto surfaces of the feature, depositing a copper seed layer, and depositing copper into the feature.
摘要翻译：提供了用于集成电路的电互连和制造互连的方法。提供了包括铜互连件的装置，其具有包含银和第二成分（诸如镧，钛，钨，锆，锑或钙）的金属衬里层。方法包括提供具有在其中形成的沟槽或通孔的衬底，在特征的表面上形成银合金层，其包含银和选自镧，钛，钨，锆，锑和钙的第二组分，沉积铜种子层，并将铜沉积到特征中。

6. 发明专利

DE112005001413T5 未知
公开(公告)号：DE112005001413T5
公开(公告)日：2007-06-06
申请号：DE112005001413
申请日：2005-06-15
申请人： INTEL CORP
发明人： KLOSTER GRANT M , LEU JIHPERNG , GOODNER MICHAEL D , HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L21/768 , H01L21/316
摘要： A method for selecting and forming a low-k, relatively high E porous ceramic film in a semiconductor device is described. A ceramic material is selected having a relatively high Young's modulus and relatively lower dielectric constant. The k is reduced by making the film porous.

7. 发明专利

DE112011106006B4 Nanodrahtstrukturen mit Rundumkontakten und zugehöriges Herstellungsverfahren 未知
公开(公告)号：DE112011106006B4
公开(公告)日：2021-01-14
申请号：DE112011106006
申请日：2011-12-23
申请人： INTEL CORP
发明人： CEA STEPHEN M , WEBER CORY E , KEYS PATRICK H , KIM SEIYON , HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L21/28 , H01L21/336 , H01L29/78
摘要： Ein Nanodraht (104A, 104B, 104C)-Halbleiterbauelement, aufweisend:einen über dem Substrat (102) angeordneten Stapel von übereinander angeordneten Nanodrähten (104A, 104B, 104C);ein in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnetes Kanal-Gebiet (106), wobei das jeweilige Kanal-Gebiet (106) eine Länge und einen Umfang hat, der orthogonal zur Länge ist;einen Gateelektrodenstapel (108), der den gesamten Umfang der Kanal-Gebiete (106) umgibt;ein Paar in jedem Nanodraht (104A, 104B, 104C) des Stapels von Nanodrähten angeordnete Source- und Drain-Gebiete (110, 112) auf beiden Seiten des jeweiligen Kanal-Gebiets (106), wobei jedes der Source- und Drain-Gebiete (110,112) einen Umfang hat, der orthogonal zur Länge des Kanal-Gebiets (106) ist;ein Kontaktpaar (114), wobei ein erster Kontakt des Kontaktpaares (114) den Umfang der Source-Gebiete (110) komplett umgibt und ein zweiter Kontakt des Kontaktpaares (114) den Umfang der Drain-Gebiete (112) komplett umgibt;ein Paar Abstandselemente (116), das zwischen dem Gateelektrodenstapel (108) und dem Kontaktpaar (114) angeordnet ist, undein an der Position unterhalb der Abstandselemente (116) vorhandenes Halbleitermaterial (118) in Kontakt mit den Nanodrähten (104A, 104B, 104C) darüber und darunter, derart dass das Halbleitermaterial (118) nicht entlang der Seitenwände der Nanodrähte (104A, 104B, 104C) sondern ausschließlich unmittelbar zwischen den Nanodrähten (104A, 104B, 104C) ausgebildet ist,wobei das Halbleitermaterial Silizium-Germanium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Nanodrähte sind oder umgekehrt das Halbleitermaterial Silizium ist und die Nanodrähte (104A, 104B, 104C) Silizium-Germanium-Nanodrähte sind.

8. 发明专利

GB2429117A Porous ceramic materials as low-k films in semiconductor devices 未知
公开(公告)号：GB2429117A
公开(公告)日：2007-02-14
申请号：GB0621771
申请日：2005-06-15
申请人： INTEL CORP
发明人： KLOSTER GRANT M , LEU JIHPERNG , GOODNER MICHAEL D , HAVERTY MICHAEL G , SHANKAR SADASIVAN
IPC分类号： H01L21/768 , H01L21/316
摘要： A method for selecting and forming a low-k, relatively high E porous ceramic film in a semiconductor device is described. A ceramic material is selected having a relatively high Young's modulus and relatively lower dielectric constant. The k is reduced by making the film porous.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式