专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102007063894B3 Anweisung und Logik zum Bearbeiten von Textstrings 未知
公开(公告)号：DE102007063894B3
公开(公告)日：2022-12-15
申请号：DE102007063894
申请日：2007-09-24
申请人： INTEL CORP
发明人： JULIER MICHAEL , GRAY JEFF , MIRKES SEAN , SECONI MARK , CHENNUPATY SRINIVAS
IPC分类号： G06F9/305 , G06F7/02 , G06F9/345 , G06F9/38 , G06F15/80
摘要： Verfahren, Vorrichtung und Programmiermittel, um eine Zeichenketten-Vergleichsoperation auszuführen. In einer Ausführung umfaßt eine Vorrichtung Ressourcen, um eine erste Anweisung auszuführen. In Antwort auf die erste Anweisung speichert die oben genannten Ausführungsressourcen ein Ergebnis eines Vergleichs zwischen jedem der Datenelemente eines ersten und eines zweiten Operanden, die zu einem ersten bzw. einem zweiten Operanden gehören.

2. 发明专利

DE102007044137B4 Nachfragebasierte Zuweisung von Verarbeitungsressourcen 未知
公开(公告)号：DE102007044137B4
公开(公告)日：2011-01-13
申请号：DE102007044137
申请日：2007-09-18
申请人： INTEL CORP
发明人： SODANI AVINASH , TAN CHANG KIAN , MIRKES SEAN , HAWKINS JASON
IPC分类号： G06F9/50

3. 发明专利

DE102007063911B3 Anweisung und Logik zum Bearbeiten von Textstrings 未知
公开(公告)号：DE102007063911B3
公开(公告)日：2022-10-13
申请号：DE102007063911
申请日：2007-09-24
申请人： INTEL CORP
发明人： JULIER MICHAEL , GRAY JEFF , MIRKES SEAN , SECONI MARK , CHENNUPATY SRINIVAS
IPC分类号： G06F9/305 , G06F7/02 , G06F9/345
摘要： Verfahren, Vorrichtung und Programmiermittel, um eine Zeichenketten-Vergleichsoperation auszuführen. In einer Ausführung umfasst eine Vorrichtung Ressourcen, um eine erste Anweisung auszuführen. In Antwort auf die erste Anweisung speichert die oben genannten Ausführungsressourcen ein Ergebnis eines Vergleichs zwischen jedem der Datenelemente eines ersten und eines zweiten Operanden, die zu einem ersten bzw. einem zweiten Operanden gehören.

4. 发明专利

DE102007045496B4 Anweisung und Logik zum Bearbeiten von Textstrings 未知
公开(公告)号：DE102007045496B4
公开(公告)日：2016-10-20
申请号：DE102007045496
申请日：2007-09-24
申请人： INTEL CORP
发明人： JULIER MICHAEL , GRAY JEFF , MIRKES SEAN , SECONI MARK , CHENNUPATY SRINIVAS
IPC分类号： G06F9/305 , G06F7/02 , G06F9/345
摘要： Maschinenlesbares Medium mit einer darauf gespeicherten SIMD(single instruction, multiple data)-Zeichenketten-Vergleichsanweisung, die, wenn sie von einer Maschine ausgeführt wird, die Maschine dazu veranlaßt, jedes Datenelement des ersten gepackten Operanden mit jedem Datenelementen des zweiten gepackten Operanden zu vergleichen und ein zweidimensionales Array von Werten, dessen Einträge dem Vergleich zwischen den Datenelementen des ersten gepackten Operanden und der Datenelementen des zweiten gepackten Operanden entsprechen, zu erzeugen, wobei der Vergleich und Gültigkeitsinformationen durch eine Aggregationsfunktion kombiniert werden, um ein Ergebnis des Vergleichs der Elemente der zwei Operanden zu erzeugen; und das Ergebnis des Vergleichs zu speichern.

5. 发明专利

GB2441897A Enabling execution stacks based on active instructions 未知
公开(公告)号：GB2441897A
公开(公告)日：2008-03-19
申请号：GB0718174
申请日：2007-09-18
申请人： INTEL CORP
发明人： SODANI AVINASH , TAN CHANG KIAN , MIRKES SEAN , HAWKINS JASON
IPC分类号： G06F1/32 , G06F9/38
摘要： A processor has a number of execution stacks or blocks 210, 211, 212, and a stack controller 220. The stack controller detects the type of instructions being executed and enables or disables the execution stacks based on what instruction is being executed. The stacks may include an integer stack, a floating point stack or a single instruction, multiple data stack. The processor may have a reorder buffer 226 to store information about instructions in an instruction scheduler 205. The information may include whether the instructions have been allocated by an allocation unit 201 or retired by the retirement unit 225. The stack controller may use the information in the buffer to determine whether a stack should be enabled or disabled.

6. 发明专利

DE102007063809B3 Anweisungen und Logik zur Verarbeitung von Zeichenketten 未知
公开(公告)号：DE102007063809B3
公开(公告)日：2015-10-22
申请号：DE102007063809
申请日：2007-09-24
申请人： INTEL CORP
发明人： MIRKES SEAN , GRAY JEFF , SECONI MARK , CHENNUPATY SRINIVAS , JULIER MICHAEL
IPC分类号： G06F9/305 , G06F7/02 , G06F9/345
摘要： Prozessor (170; 200), der Folgendes umfasst: einen Decoder (165; 228) zum Dekodieren einer SIMD-Coprozessorvergleichsanweisung mit einem ersten Quellen-Operanden-Bezeichner (385), einem zweiten Quellen-Operanden-Bezeichner (390) und einem Ziel-Bezeichner (386); eine Registerdatei (106; 145; 164; 208, 210), die ein Integer-Register (208) und ein Fließkomma-Register (210) umfasst; eine Registerumbenennungslogik zum Umbenennen der Register in der Registerdatei, wobei die Registerdatei ein erstes Quellen-Register, welches durch den ersten Quellen-Operanden-Bezeichner (385) bezeichnet ist, um einen ersten gepackten Operanden (601) zu speichern, und ein zweites Quellen-Register, welches durch den zweiten Quellen-Operanden-Bezeichner (390) bezeichnet wird, und einen zweiten gepackten Operanden (605) zu speichern, umfasst; eine Ausführungseinheit (162; 222, 224), die mit der Registerdatei gekoppelt ist und die eine Vergleichslogik aufweist, um jedes Datenelement des ersten gepackten Operanden mit jedem Datenelement des zweiten gepackten Operanden zu vergleichen, wobei ein erstes Datenelement des ersten Operanden mit jedem der Datenelemente in dem zweiten Operanden verglichen wird und ein Ergebnis des Vergleichs in eine erste Reihe eines zweidimensionalen Arrays geschrieben wird und dies für jedes der Datenelemente in dem ersten Operanden wiederholt wird bis das zweidimensionale Array fertiggestellt ist und die Ausführungseinheit (162; 222, 224) dazu dient, eine Gruppe von Aggregationsfunktionen auf dem zweidimensionalen Array von Werten auszuführen, wobei die Aggregationsfunktionen beispielsweise Irgendwelche-Gleich, Gleicher-Bereich, Alle-Gleich, Unzusammenhängende-Unterkette und Gleiche-Reihenfolge umfassen; ein Zielregister, welches durch den Ziel-Bezeichner (386) bezeichnet wird, um ein Vergleichsergebnis des Vergleichs in der Vergleichslogik der Ausführungseinheit zu speichern.

7. 发明专利

DE102007045496A1 未知
公开(公告)号：DE102007045496A1
公开(公告)日：2008-04-30
申请号：DE102007045496
申请日：2007-09-24
申请人： INTEL CORP
发明人： JULIER MICHAEL , GRAY JEFF , MIRKES SEAN , SECONI MARK , CHENNUPATY SRINIVAS
IPC分类号： G06F9/305 , G06F7/02 , G06F9/345
摘要： Method, apparatus, and program means for performing a string comparison operation. In one embodiment, an apparatus includes execution resources to execute a first instruction. In response to the first instruction, said execution resources store a result of a comparison between each data element of a first and second operand corresponding to a first and second text string, respectively.

8. 发明专利

SG141346A1 DEMAND-BASED PROCESSING RESOURCE ALLOCATION 未知
公开(公告)号：SG141346A1
公开(公告)日：2008-04-28
申请号：SG2007066590
申请日：2007-09-17
申请人： INTEL CORP
发明人： SODANI AVINASH , TAN CHANG KIAN , MIRKES SEAN , HAWKINS JASON
摘要： DEMAND-BASED PROCESSING RESOURCE ALLOCATION A technique to dynamically enable or disable a number of stacks within a processor based on demand. At least one embodiment includes logic to detect whether a stack is needed and to enable the stack in response thereto and to disable the stack if it no longer needed. (Fig. 2)

9. 发明专利

DE102007044137A1 未知
公开(公告)号：DE102007044137A1
公开(公告)日：2008-04-17
申请号：DE102007044137
申请日：2007-09-18
申请人： INTEL CORP
发明人： SODANI AVINASH , TAN CHANG KIAN , MIRKES SEAN , HAWKINS JASON
IPC分类号： G06F9/50
摘要： A technique to dynamically enable or disable a number of stacks within a processor based on demand. At least one embodiment includes logic to detect whether a stack is needed and to enable the stack in response thereto and to disable the stack if it no longer needed.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式