专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102018214007A1 Zusammenwirken von Altvorrichtungen in virtualisierten Netzwerken 未知
公开(公告)号：DE102018214007A1
公开(公告)日：2019-03-28
申请号：DE102018214007
申请日：2018-08-20
申请人： INTEL CORP
发明人： VERRALL TIMOTHY , MACNAMARA CHRIS , BROWNE JOHN , MCGRATH MICHAEL , HARTE SEAN , TAHHAN MARYAM , KENNY JONATHAN , DEVEY KEVIN
IPC分类号： H04L12/24
摘要： Eine Rechnervorrichtung, die Folgendes umfasst: eine Hardwareplattform; und eine Interworking-Broker-Funktion (IBF), die auf der Hardwareplattform gehostet ist, wobei die IBF einen Übersetzungstreiber (TD) umfasst, der einer Altnetzwerkvorrichtung zugeordnet ist, die keine native Interoperabilität mit einem Orchestrator aufweist, und die IBF konfiguriert ist, um: vom Orchestrator einen Netzwerkfunktionsbereitstellungs- oder -konfigurationsbefehl für die Altnetzwerkvorrichtung zu empfangen; den TD zu betreiben, um den Befehl in ein von der Altnetzwerkvorrichtung aufnehmbares Format zu übersetzen; und den Befehl an die Altnetzwerkvorrichtung weiterzuleiten.

2. 发明专利

DE112017006689T5 VERFAHREN UND VORRICHTUNGEN ZUR FUNKKOMMUNIKATION 未知
公开(公告)号：DE112017006689T5
公开(公告)日：2019-09-12
申请号：DE112017006689
申请日：2017-12-20
申请人： INTEL CORP
发明人： AZIZI SHAHRNAZ , BADIC BILJANA , BROWNE JOHN , CAVALCANTI DAVE , CHOI HYUNG-NAM , CLEVORN THORSTEN , GUPTA AJAY , GUPTA MARUTI , HASHOLZNER RALPH , HIMAYAT NAGEEN , HUNT SIMON , KARLS INGOLF , KENNEY THOMAS , LIAO YITING , MACNAMARA CHRIS , MARTINEZ TARRADELL MARTA , MUECK MARKUS DOMINIK , NALLAMPATTI EKAMBARAM VENKATESAN , POWER NIALL , RAAF BERNHARD , SCHNEIDER REINHOLD , SINGH ASHISH , SINGH SARABJOT , SRIKANTESWARA SRIKATHYAYANI , TALWAR SHILPA , XUE FENG , YU ZHIBIN , ZAUS ROBERT , FRANZ STEFAN , KLIEMANN UWE , DREWES CHRISTIAN , KREUCHAUF JÜRGEN
IPC分类号： H04W4/029 , H04W4/30 , H04W12/06 , H04W28/26 , H04W48/18 , H04W76/28 , H04W88/06 , H04W88/16 , H04W88/18
摘要： Kommunikationsvorrichtung aufweisend einen Prozessor, der dazu ausgebildet ist, auf einem Funkkanal eine Aufwärtsstrecken-Funkübertragung in einem ersten Wellenformformat von einem Endgerät zu empfangen, die die Kommunikationsvorrichtung anweist, die Aufwärtsstrecken-Funkübertragung zu einem Netzwerkzugangsknoten weiterzuleiten, und auf dem Funkkanal die Aufwärtsstrecken-Funkübertragung mit einer Präambel in einem zweiten Wellenformformat zu dem Netzwerkzugangsknoten zu übertragen, um die Aufwärtsstrecken-Funkübertragung vor Kollisionen zu schützen.

3. 发明专利

DE112017004879T5 Techniken zur Bestimmung und Milderung von Latenz in virtuellen Umgebungen 未知
公开(公告)号：DE112017004879T5
公开(公告)日：2019-06-13
申请号：DE112017004879
申请日：2017-08-29
申请人： INTEL CORP
发明人： GRAY MARK , CUNNINGHAM ANDREW , MACNAMARA CHRIS , BROWNE JOHN , LAURENT PIERRE , LECKEY ALEXANDER
IPC分类号： G06F9/455
摘要： Ausführungsformen können sich im Allgemeinen Techniken richten, die zum Folgen ausgelegt sind: Veranlassen einer Kommunikation eines oder mehrerer Pakete von einer oder mehreren Netzwerkschnittstellen an eine oder mehrere andere Netzwerkschnittstellen über einen Virtual-Machine-Monitor, Bestimmen von zumindest einem von einer Latenz und einem Jitter für den Virtual-Machine-Monitor zumindest teilweise auf der Grundlage des einen oder der mehreren Pakete, die durch den Virtual-Machine-Monitor kommuniziert werden, und Durchführen einer Korrekturmaßnahme, wenn zumindest eines von der Latenz und dem Jitter eine Anforderung für eine virtuelle Maschine auf dem Virtual-Machine-Monitor nicht erfüllt.

4. 发明专利

DE112017003294T5 Technologien für ein skalierbares Senden und Empfangen von Paketen 未知
公开(公告)号：DE112017003294T5
公开(公告)日：2019-03-21
申请号：DE112017003294
申请日：2017-05-31
申请人： INTEL CORP
发明人： BROWNE JOHN J , KANTECKI TOMASZ , MACNAMARA CHRIS , LAURENT PIERRE , HARTE SEAN
IPC分类号： H04L49/901 , G06F13/28 , H04L47/80 , H04L49/111
摘要： Technologien zum skalierbaren Empfangen und Senden von Paketen enthalten eine Netzwerkvorrichtung. Die Netzwerkvorrichtung soll einen Ring errichten, der als ein kreisförmiger Puffer definiert ist und eine Vielzahl von Slots zum Speichern von Einträgen enthält, die für Pakete repräsentativ sind. Die Netzwerkvorrichtung soll auch Empfangsdeskriptoren generieren und den Slots im Ring zuzuweisen. Jeder Empfangsdeskriptor enthält einen Pointer auf einen entsprechenden Speicherpuffer, um Paketdaten zu speichern. Die Netzwerkvorrichtung soll ferner bestimmen, ob die NIC ein oder mehrere Pakete empfangen hat, und, mit direktem Speicherzugriff (DMA) und in Antwort auf eine Bestimmung, dass die NIC ein oder mehrere Pakete empfangen hat, Paketdaten des einen oder der mehreren empfangenen Pakete aus der NIC zu den Speicherpuffern kopieren, die mit den Empfangsdeskriptoren verknüpft sind, die den Slots im Ring zugewiesen sind.

5. 发明专利

DE102021117755A1 SCHUTZ VOR NETZWERK-INITIIERTEN ANGRIFFEN 未知
公开(公告)号：DE102021117755A1
公开(公告)日：2022-02-17
申请号：DE102021117755
申请日：2021-07-09
申请人： INTEL CORP
发明人： MACNAMARA CHRIS , MISRA AMRUTA , BROWNE JOHN J
IPC分类号： H04L43/00
摘要： Hierin beschriebene Beispiele betreffen ein Rechensystem, das eine Betriebsfrequenz einer Peripherievorrichtungsschnittstelle zwischen einer Netzwerkschnittstellenkarte und einem Prozessor basierend auf Erfassung eines Verkehrsverstoßes ändert. Bei einigen Beispielen wird eine Betriebsfrequenz einer Peripherievorrichtungsschnittstelle basierend auf Erfassung eines Verkehrsverstoßes reduziert. Bei einigen Beispielen können IP-Paketfragmente eines oder mehrere der Folgenden beinhalten: IP-Paketfragmente, die unvollständige Pakete sind, IP-Paketfragmente, die zu klein sind, IP-Paketfragmente, die zu übermäßigen Paketen führen, oder IP-Paketfragmentierungspuffer, der voll ist. Bei einigen Beispielen basiert das Erfassen eines Verkehrsverstoßes auf dem Erfassen von IP-Paketfragmenten an einem oder mehreren der Folgenden: einer Netzwerkanwendung, der Netzwerkschnittstellenkarte, dem Uncore, dem Systemagenten, dem Betriebssystem, der Anwendung oder einer Rechenplattform. Bei einigen Beispielen beinhaltet die Peripherievorrichtungsschnittstelle eines oder mehrere der Folgenden: einen Systemagenten, einen Uncore, einen Bus, eine Vorrichtungsschnittstelle und einen Cache. Bei einigen Beispielen ist die Peripherievorrichtungsschnittstelle Teil eines System-on-Chip (SoC), und das SoC beinhaltet auch eines oder mehrere der Folgenden: einen Kern, einen Systemagenten oder einen Uncore.

6. 发明专利

DE112017004879T8 Techniken zur Bestimmung und Milderung von Latenz in virtuellen Umgebungen 未知
公开(公告)号：DE112017004879T8
公开(公告)日：2019-10-31
申请号：DE112017004879
申请日：2017-08-29
申请人： INTEL CORP
发明人： GRAY MARK , CUNNINGHAM ANDREW , MACNAMARA CHRIS , BROWNE JOHN , LAURENT PIERRE , LECKEY ALEXANDER
IPC分类号： G06F9/455

7. 发明专利

DE112017006568T5 Auslegung einer Basistaktfrequenz eines Prozessors auf der Basis von Nutzungsparametern 未知
公开(公告)号：DE112017006568T5
公开(公告)日：2019-10-10
申请号：DE112017006568
申请日：2017-02-24
申请人： INTEL CORP
发明人： SRINIVASAN VASUDEVAN , SISTLA KRISHNAKANTH V , GOUGH COREY D , STEINER IAN M , GUPTA NIKHIL , GARG VIVEK , VARMA ANKUSH , VORA SUJAL A , LERNER DAVID P , SULLIVAN JOSEPH M , GURUMOORTHY NAGASUBRAMANIAN , BOWHILL WILLIAM J , RAMAMURTHY VENKATESH , MACNAMARA CHRIS , BROWNE JOHN J , DAS RIPAN
IPC分类号： G06F1/32 , G06F1/08 , G06F9/50
摘要： Eine Verarbeitungsvorrichtung umfasst eine Vielzahl von Verarbeitungskernen, ein Steuerregister, das mit einem ersten Verarbeitungskern der Vielzahl von Verarbeitungskernen assoziiert ist, um einen ersten Basistaktfrequenzwert zu speichern, auf dem der erste Verarbeitungskern zu laufen hat, und eine Energieverwaltungsschaltung, um eine Basistaktfrequenzanforderung zu empfangen, die einen zweiten Basistaktfrequenzwert umfasst, den zweiten Basistaktfrequenzwert in dem Steuerregister zu speichern, um zu bewirken, dass der erste Verarbeitungskern auf dem zweiten Basistaktfrequenzwert läuft, und den zweiten Basistaktfrequenzwert auf einer Hardware-Schnittstelle zu exponieren, die mit der Energieverwaltungsschaltung assoziiert ist.

8. 发明专利

DE102022106023A1 TECHNOLOGIEN FÜR EINEN PROZESSOR, UM IN EINEN ZUSTAND MIT REDUZIERTER LEISTUNG EINZUTRETEN, WÄHREND MEHRERE ADRESSEN ÜBERWACHT WERDEN 未知
公开(公告)号：DE102022106023A1
公开(公告)日：2022-11-10
申请号：DE102022106023
申请日：2022-03-15
申请人： INTEL CORP
发明人： ANANYEV KONSTANTIN , BURAKOV ANATOLY , HUNT DAVID , MACNAMARA CHRIS , VERPLANKE EDWIN , MASLEKAR OMKAR , NEIGER GILBERT , SANKARAN RAJESH M
IPC分类号： G06F1/3206
摘要： Hierin beschriebene Beispiele beziehen sich auf eine Schaltung, um einen Prozessor dazu zu veranlassen, in einen Zustand mit reduziertem Leistungsverbrauch einzutreten, und eine Schaltung, um, basierend auf einem Schreiben in einen oder mehrere von mehreren Speicherbereichen, den Prozessor dazu zu veranlassen, den Zustand mit reduziertem Leistungsverbrauch zu verlassen, wobei die mehreren Speicherbereiche Empfangsdeskriptoren speichern, die mit einem oder mehreren durch ein Netzwerkschnittstellengerät empfangenen Paketen verbunden sind. In einigen Beispielen werden die mehreren Speicherbereiche durch einen Treiber des Netzwerkschnittstellengeräts definiert. In einigen Beispielen umfasst der Zustand mit reduziertem Leistungsverbrauch einen TPAUSE-Zustand.

9. 发明专利

DE102020133262A1 Arbeitslastscheduler für Speicherzuweisung 未知
公开(公告)号：DE102020133262A1
公开(公告)日：2021-08-26
申请号：DE102020133262
申请日：2020-12-14
申请人： INTEL CORP
发明人： WANG YIPENG , WANG REN , TAI TSUNG-YUAN C , YUAN YIFAN , PATHAK PRAVIN , VEDANTHAM SUNDAR , MACNAMARA CHRIS
IPC分类号： G06F9/50
摘要： Hierin beschriebene Beispiele betreffen einen Arbeitsscheduler, der mindestens einen Prozessor und mindestens eine Warteschlange enthält. In manchen Beispielen empfängt der Arbeitsscheduler eine Anforderung zum Zuweisen einer Speicherregion und führt, basierend auf der Verfügbarkeit eines Speichersegments, das mit einem Speichersegmentcache assoziiert ist, zum Erfüllen von mindestens der Anforderung zum Zuweisen einer Speicherregion, eine Speicherzuweisung unter Benutzung eines verfügbaren Speichersegmenteintrags, der mit dem Speichersegmentcache assoziiert ist, aus der mindestens einen Warteschlange zu. In manchen Beispielen teilt der Arbeitsscheduler einem Prozessor eine Arbeitslast zu und steuert, wann für die Arbeitslast relevanter Inhalt zum Speichern in einem Cache oder Speicher, der für den Prozessor zugänglich ist, vorausgelesen werden soll, basierend auf einer Position einer Kennung der Arbeitslast in einer Arbeitswarteschlange, die mit dem Prozessor assoziiert ist.

10. 发明专利

DE102019105615A1 TECHNOLOGIEN FÜR LEISTUNGSBEWUSSTE PLANUNG FÜR NETZWERKPAKETVERARBEITUNG 未知
公开(公告)号：DE102019105615A1
公开(公告)日：2019-10-17
申请号：DE102019105615
申请日：2019-03-06
申请人： INTEL CORP
发明人： BROWNE JOHN , MACNAMARA CHRIS , KANTECKI TOMASZ , MCCARTHY PETER , MA LIANG , OLOINGSIGH MAIRTIN , SEXTON RORY , GRIFFIN JOHN , MARJANOVIC NEMJANJA , HUNT DAVID
IPC分类号： H04L47/6275 , G06F9/50 , H04L45/50
摘要： Technologien für leistungsbewusstes Planen umfassen eine Datenverarbeitungsvorrichtung, die Netzwerkpakete empfängt. Die Datenverarbeitungsvorrichtung klassifiziert die Netzwerkpakete nach Priorität und ordnet dann die einzelnen Netzwerkpakete einem Performancegruppen-Bin zu. Die Pakete werden basierend auf Prioritätsniveau und anderen Performancekriterien zugeordnet. Die Datenverarbeitungsvorrichtung plant die den einzelnen Performancegruppen zugeordneten Netzwerkpakete zur Verarbeitung durch eine Verarbeitungsengine, wie etwa einen Prozessorkern. Netzwerkpakete, die Performancegruppen mit einem hohen Prioritätsniveau zugewiesen sind, werden zum Verarbeiten durch Verarbeitungsengines mit einem hohen Performanceniveau geplant. Die Datenverarbeitungsvorrichtung kann Performanceniveaus für Verarbeitungsengines basierend auf Verarbeitungsarbeitslast der Netzwerkpakete auswählen. Die Datenverarbeitungsvorrichtung kann das Performanceniveau der Verarbeitungsengines steuern, beispielsweise durch Steuern der Frequenz von Prozessorkernen. Die Verarbeitungsarbeitslast kann Paketverschlüsselung umfassen. Andere Ausführungsformen werden beschrieben und beansprucht.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式