专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102006061877B4 Chip mit einer Speicherschaltung mit räumlich kodiertem Datenspeicher 未知
公开(公告)号：DE102006061877B4
公开(公告)日：2015-05-13
申请号：DE102006061877
申请日：2006-12-28
申请人： INTEL CORP
发明人： HSU STEVEN , MAHESHWARI ATUL , KRISHNAMURTHY KUMAR
IPC分类号： G11C5/00 , G11C7/00 , G11C7/10 , G11C7/22
摘要： Chip, umfassend: eine Speicherschaltung, die einen räumlich kodierten Datenspeicher und eine Mehrheitswahl-Schaltung (300) aufweist, umfassend ein erstes (302A) und ein zweites (302B) digital gesteuertes variables Verzögerungselement und eine flankengetriggerte Verriegelung (304), wobei das erste Verzögerungselement (302A) von Datenbits eines zu schreibenden Wortes gesteuert wird und ein CLK-Signal für die flankengetriggerte Verriegelung (304) um eine von der Anzahl der enthaltenen Datenbits mit höherem Leistungsverbrauch abhängige Taktanzahl verzögert, während das zweite Verzögerungselement (302B) das CLK-Signal für die flankengetriggerte Verriegelung (304) um eine festgelegte Taktanzahl verzögert, die der Verzögerung des ersten Verzögerungselements entspricht, wenn die Hälfte der Datenbits Bits mit einem höheren Leistungsverbrauch sind, und die flankengetriggerte Verriegelung (304) aus dem zuerst eintreffenden, ersten oder zweiten verzögerten CLK-Signal ermittelt, ob das zu schreibende Wort zu mehr als der Hälfte der Wortlänge Bits mit höherem Leistungsverbrauch aufweist, und hierdurch die Mehrheitswahl-Schaltung (300) bestimmt, ob das Wort vor dem Schreiben invertiert werden soll.

2. 发明申请

WO2004025661A2 STATIC RANDOM ACCESS MEMORY WITH SYMMETRIC LEAKAGE-COMPENSATED BIT LINE 审中-公开
标题翻译：具有对称泄漏补偿位线的静态随机存取存储器
公开(公告)号：WO2004025661A2
公开(公告)日：2004-03-25
申请号：PCT/US0327789
申请日：2003-09-05
申请人： INTEL CORP
发明人： ALVANDPOUR ATILA , SOMASEKHAR DINESH , HSU STEVEN , KRISHNAMURTY RAM , DE VIVEK
IPC分类号： G11C11/412 , G11C11/419
CPC分类号： G11C11/412 , G11C11/419
摘要： An eight-cell memory cell for static random access memory, the memory cell comprising cross-coupled inverters to store the information bit, two access nMOSFETs connected to local bit lines to access the stored information bit, and two nMOSFETs each having a gate connected to ground and coupled to the local bit lines and the cross-coupled inverters so that sub-threshold leakage currents to and from the local bit lines for a memory cell not being read are balanced.
摘要翻译：一种用于静态随机存取存储器的八单元存储单元，该存储单元包括交叉耦合的反相器以存储信息位，连接到局部位线以访问存储的信息位的两个存取nMOSFET，以及两个nMOSFET，每个nMOSFET具有连接到并且耦合到本地位线和交叉耦合的反相器，使得用于未被读取的存储单元的去往和来自局部位线的亚阈值泄漏电流被平衡。

3. 发明专利

AU2003273284A1 STATIC RANDOM ACCESS MEMORY WITH SYMMETRIC LEAKAGE-COMPENSATED BIT LINE 未知
公开(公告)号：AU2003273284A1
公开(公告)日：2004-04-30
申请号：AU2003273284
申请日：2003-09-05
申请人： INTEL CORP
发明人： ALVANDPOUR ATILA , SOMASEKHAR DINESH , HSU STEVEN , KRISHNAMURTY RAM , DE VIVEK
IPC分类号： G11C11/412 , G11C11/419
摘要： An eight-cell for static random access memory, the memory cell comprising cross-coupled inverters to store the information bit, two access nMOSFETs connected to local bit lines to access the stored information bit, and two nMOSFETs each having a gate connected to ground and coupled to the local bit lines and the cross-coupled inverters so that sub-threshold leakage currents to and from the local bit lines for a memory cell not being read are balanced.

4. 发明专利

DE102020134684A1 EINRICHTUNG UND VERFAHREN ZUR APPROXIMATIVEN TRILINEAREN INTERPOLATION ZUR SZENENREKONSTRUKTION 未知
公开(公告)号：DE102020134684A1
公开(公告)日：2021-12-30
申请号：DE102020134684
申请日：2020-12-22
申请人： INTEL CORP
发明人： DE VIVEK , KRISHNAMURTHY RAM , AGARWAL AMIT , HSU STEVEN , KAR MONODEEP
IPC分类号： G06T15/06 , G06T19/00
摘要： Verfahren, das Folgendes umfasst: Aufteilen eines 3D-Raums in ein Voxel-Gitter, das mehrere Voxel umfasst; Zuordnen mehrerer Abstandswerte zu den mehreren Voxeln, wobei jeder Abstandswert auf einem Abstand zu einer Grenze eines Objekts basiert; Auswählen einer Betriebsart für approximative Interpolation für schrittweises Durchführen eines Strahls durch ein oder mehrere erste Voxel des 3D-Raums in Reaktion darauf, dass das eine oder die mehreren ersten Voxel Abstandswerte größer als ein Schwellenwert aufweisen; und Detektieren, dass der Strahl ein oder mehrere zweite Voxel erreicht, die Abstandswerte kleiner als der erste Schwellenwert aufweisen; und in Reaktion darauf Auswählen einer Betriebsart für präzise Interpolation zum schrittweisen Durchlaufen des --Strahls durch das eine oder die mehreren zweiten Voxel.

5. 发明专利

DE102020130888A1 DOPPELFLANKENGETRIGGERTES MUX-D-SCAN-FLIP-FLOP 未知
公开(公告)号：DE102020130888A1
公开(公告)日：2021-06-24
申请号：DE102020130888
申请日：2020-11-23
申请人： INTEL CORP
发明人： AGARWAL AMIT , HSU STEVEN , THAPLOO ANUPAMA AMBARDAR , REALOV SIMEON , KRISHNAMURTHY RAM
IPC分类号： H03K19/173
摘要： Eine Familie von neuartigen doppelflankengetriggerten (DET) Eingangsdatenmultiplexer(Mux-D)-Scan-Flip-Flops(FFs) mit Niederleistungs-, Min-Treiber(minimal Treiber)-Stärke wird bereitgestellt. Das Flip-Flop macht sich einen Kein-Zustand-Knoten in dem Slave zunutze, um Dateninvertierer in einem herkömmlichen DET-Flip-Flop zu beseitigen, um Leistung zu sparen, ohne die Flip-Flop-Funktionalität in Kopplungs-/Glitch-Szeanrien zu beeinträchtigen.

6. 发明公开

EP2798429A4 RECONFIGURABLE DEVICE FOR REPOSITIONING DATA WITHIN A DATA WORD 审中-公开
标题翻译： FOR定位数据重构的装置数据字中
公开(公告)号：EP2798429A4
公开(公告)日：2016-07-27
申请号：EP11878976
申请日：2011-12-30
申请人： INTEL CORP
发明人： AGARWAL AMIT , HSU STEVEN , KRISHNAMURTHY RAM
IPC分类号： G06F9/30
CPC分类号： G06F9/30032 , G06F9/30036

7. 发明专利

DE102006061877A1 未知
公开(公告)号：DE102006061877A1
公开(公告)日：2007-08-30
申请号：DE102006061877
申请日：2006-12-28
申请人： INTEL CORP
发明人： HSU STEVEN , MAHESHWARI ATUL , KRISHNAMURTHY KUMAR
IPC分类号： G11C5/00 , G11C7/00
摘要： In some embodiments, the invention provides a chip with at least one memory circuit that comprises a majority voter circuit with first and second digitally controlled variable delay elements. The first delay element is controlled by data bits that are to be written to a portion of the memory circuit. The majority voter circuit determines if the data bits are to be inverted prior to being written into the memory circuit portion.

8. 发明专利

AU2002361843A1 ACTIVE LEAKAGE CONTROL IN SINGLE-ENDED FULL-SWING CACHES 未知
公开(公告)号：AU2002361843A1
公开(公告)日：2003-07-24
申请号：AU2002361843
申请日：2002-12-19
申请人： INTEL CORP
发明人： HSU STEVEN , KRISHNAMURTHY RAM
IPC分类号： G11C7/12 , G11C11/4091

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式