专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE112019002883T5 VORRICHTUNG UND VERFAHREN FÜR PROAKTIVES LEISTUNGSMANAGEMENT 未知
公开(公告)号：DE112019002883T5
公开(公告)日：2021-04-01
申请号：DE112019002883
申请日：2019-10-21
申请人： INTEL CORP
发明人： NGE CHEE LIM , JAIN AMIT , DEVAL ANANT S , ANGEL NIMROD , PAILLET FABRICE , ZELIKSON MICHAEL , RODRIGUEZ SERGIO CARLO
IPC分类号： G06F1/26
摘要： Beschrieben sind eine Vorrichtung und ein Verfahren, um durch proaktives Leistungsmanagement zu verhindern, dass ein Prozessor plötzlich abgeschaltet wird. Die Vorrichtung umfasst eine Stromschiene zum Empfangen eines Stroms und einer Spannung von einem Leistungsversorgungsgenerator (z. B. einem DC-DC-Wandler und einem Low-Dropout-Regler); einen Prozessor, der an die Stromschiene gekoppelt ist, wobei der Prozessor mit einem Strom und einer Spannung laufen soll, die durch die Stromschiene bereitgestellt werden; und eine Schnittstelle zum Empfangen einer Anfrage zum Drosseln eines oder mehrerer Leistungsparameter des Prozessors, wenn ein überwachter Strom durch die Stromschiene oder eine überwachte Spannung an der Stromschiene einen Grenzwertstrom bzw. eine Grenzwertspannung überschreitet, wobei der Grenzwertstrom unter einem katastrophalen Grenzwertstrom eines Spannungsreglers liegt oder wobei die Grenzwertspannung über einer katastrophalen Grenzwertspannung des Prozessors liegt.

2. 发明专利

DE112018007545T5 ENERGIESTEUERUNGSARBITRATION 未知
公开(公告)号：DE112018007545T5
公开(公告)日：2021-01-21
申请号：DE112018007545
申请日：2018-05-01
申请人： INTEL CORP
发明人： ROTEM EFRAIM , WEISSMANN ELIEZER , DEHAEMER ERIC , GENDLER ALEXANDER , SHULMAN NADAV , SISTLA KRISHNAKANTH , ROSENZWEIG NIR , VARMA ANKUSH , SZAPIRO ARIEL , ALBAHARI ARYE , MELAMED IDO , MISGAV NIR , GARG VIVEK , ANGEL NIMROD , PURANDARE ADWAIT , KOREM ELKANA
IPC分类号： G06F1/32
摘要： Es ist ein lokaler Energiesteuerungsarbiter zur Verbindung mit einer globalen Energiesteuerungseinheit einer Verarbeitungsplattform mit mehreren Verarbeitungseinheiten vorgesehen. Der lokale Energiesteuerungsarbiter steuert eine lokale Verarbeitungseinheit der Verarbeitungsplattform. Der lokale Energiesteuerungsarbiter weist eine Schnittstelle zum Empfangen, von der globalen Energiesteuerungseinheit, einer lokalen Leistungsgrenze, die der lokalen Verarbeitungseinheit abhängig von einer globalen Energiesteuerungsschätzung zugewiesen wird, und Verarbeitungsschaltungen auf, zum Bestimmen von jeglicher Änderung an einer oder mehr Verarbeitungsbedingungen, die in der lokalen Verarbeitungseinheit vorherrschen, in einer Zeitskala, welche kürzer als eine Dauer ist, für die die lokale Leistungsgrenze auf die lokale Verarbeitungseinheit durch die globale Energiesteuerungseinheit angewendet wird, und zum Auswählen einer Leistungsebene für die lokale Verarbeitungseinheit abhängig sowohl von der lokalen Leistungsgrenze als auch von der bestimmten Änderung, falls vorliegend, an den vorherrschenden Verarbeitungsbedingungen in der lokalen Verarbeitungseinheit.

3. 发明专利

SG11202012804PA APPARATUS AND METHOD FOR PROACTIVE POWER MANAGEMENT 未知
公开(公告)号：SG11202012804PA
公开(公告)日：2021-07-29
申请号：SG11202012804P
申请日：2019-10-21
申请人： INTEL CORP
发明人： NGE CHEE LIM , JAIN AMIT , DEVAL ANANT S , ANGEL NIMROD , PAILLET FABRICE , ZELIKSON MICHAEL , RODRIGUEZ SERGIO CARLO
IPC分类号： G06F1/20 , G06F1/32 , H02M1/00 , H02M1/08 , H02M3/158
摘要： Described is an apparatus and method to prevent a processor from abruptly shutting down by proactive power management. The apparatus comprises a power supply rail to receive a current and a voltage from a power supply generator (e.g., a DC-DC converter, and low dropout regulator); a processor coupled to the power supply rail, wherein the processor is to operate with a current and a voltage provided by the power supply rail; and an interface to receive a request to throttle one or more performance parameters of the processor when a monitored current through the power supply rail or a monitored voltage on the power supply rail crosses a threshold current or a threshold voltage, respectively, wherein the threshold current is below a catastrophic threshold current of a voltage regulator, or wherein the threshold voltage is above a catastrophic threshold voltage of the processor.

4. 发明专利

DE102020129505A1 KLEMMVERFAHREN UND -EINRICHTUNG MIT DIGITALEM LINEAREM REGLER 未知
公开(公告)号：DE102020129505A1
公开(公告)日：2021-07-08
申请号：DE102020129505
申请日：2020-11-09
申请人： INTEL CORP
发明人： UAN-ZO-LI ALEXANDER , GORBATOV EUGENE , KRISHNAMURTHY HARISH , LYAKHOV ALEXANDER , LEUNG PATRICK , GUNTHER STEPHEN , GIHON ARIK , AHMED KHONDKER , LEHWALDER PHILIP , SHEKHAR SAMEER , PANDIT VISHRAM , ANGEL NIMROD , ZELIKSON MICHAEL
IPC分类号： G06F1/32
摘要： Eine Stromversorgungsarchitektur kombiniert die Vorteile einer traditionellen Einstufen-Leistungsbereitstellung, wenn keine zusätzlichen Leistungsverluste in dem integrierten VR gegeben sind, mit einem niedrigen VID und niedrigen CPU-Verlusten eines vollständig integrierten Spannungsreglers (Fully Integrated Voltage Regulator, FIVR) und eines digitalen linearen Spannungsreglers (Digital Linear Voltage Regulator, D-LVR). Der D-LVR ist nicht in Reihe mit dem Hauptleistungsfluss geschaltet, sondern parallel dazu. Indem der Digital-LVR parallel zu einem primären VR (z. B. einem Hauptplatinen-VR) angeordnet wird, wird der CPU-VID gesenkt, und die Prozessorkern-Leistungsaufnahme wird verringert. Die Stromversorgungsarchitektur reduziert das Schutzband für den Eingangsstromversorgungspegel, wodurch die Gesamtleistungsaufnahme reduziert wird, da die Hauptplatinen-VR-Spezifikationen gelockert werden können, was Kosten und Energie spart. Die Stromversorgungsarchitektur erhöht drastisch die CPU-Leistungsfähigkeit bei geringen Zusatzkosten für das Silizium und geringer Komplexität der Feinabstimmung.

5. 发明专利

AU2019403821A1 Apparatus and method for proactive power management 未知
公开(公告)号：AU2019403821A1
公开(公告)日：2020-12-03
申请号：AU2019403821
申请日：2019-10-21
申请人： INTEL CORP
发明人： NGE CHEE LIM , JAIN AMIT , DEVAL ANANT S , ANGEL NIMROD , PAILLET FABRICE , ZELIKSON MICHAEL , RODRIGUEZ SERGIO CARLO
IPC分类号： G06F1/32 , G06F1/20 , H02M1/00 , H02M1/08 , H02M3/158
摘要： Described is an apparatus and method to prevent a processor from abruptly shutting down by proactive power management. The apparatus comprises a power supply rail to receive a current and a voltage from a power supply generator (e.g., a DC-DC converter, and low dropout regulator); a processor coupled to the power supply rail, wherein the processor is to operate with a current and a voltage provided by the power supply rail; and an interface to receive a request to throttle one or more performance parameters of the processor when a monitored current through the power supply rail or a monitored voltage on the power supply rail crosses a threshold current or a threshold voltage, respectively, wherein the threshold current is below a catastrophic threshold current of a voltage regulator, or wherein the threshold voltage is above a catastrophic threshold voltage of the processor.

6. 发明专利

DE112020001655T5 Eingangsspannungsschutz 未知
公开(公告)号：DE112020001655T5
公开(公告)日：2022-02-17
申请号：DE112020001655
申请日：2020-03-06
申请人： INTEL CORP
发明人： UAN-ZO-LI ALEXANDER B , GORBATOV EUGENE , LEHWALDER PHILIP R , ZELIKSON MICHAEL , SHEKHAR SAMEER , ANGEL NIMROD , DOUGLAS JONATHAN , ABOZAED MUHAMMAD , HALLBERG ALAN , HUARD DOUGLAS , BURTON EDWARD , BROWN MERWIN
IPC分类号： G06F1/3296
摘要： Bei manchen Beispielen beinhaltet eine Spannungsschutzeinrichtung eine Schaltung zum Vergleichen einer Eingangsspannung eines Prozessors mit einer Schwellenspannung und zum Liefern eines Drosselsignals an den Prozessor, falls die Eingangsspannung des Prozessors unter die Schwellenspannung absinkt. Die Prozessoreingangsspannung kann dann auf eine niedrigere Spannung eingestellt und somit die Prozessorleistung gesenkt werden.

7. 发明专利

AU2021200136A1 Fast dynamic capacitance, frequency, and/or voltage throttling apparatus and method 未知
公开(公告)号：AU2021200136A1
公开(公告)日：2021-12-23
申请号：AU2021200136
申请日：2021-01-11
申请人： INTEL CORP
发明人： GENDLER ALEXANDER , AMBARDEKAR AMEYA , ANGEL NIMROD , WIJERATNE SAPUMAL , UAN-ZO-LI ALEXANDER , SCHIFF TOD , VIJ VIKAS
IPC分类号： G06F1/3212 , G06F1/324 , G06F1/3296
摘要： A dedicated pin of a processor or system-on-chip (SoC) is used to indicate whether power level (e.g., charge, voltage, and/or current) of a battery falls below a threshold. The threshold can be predetermined or programmable. The battery is used to provide power to the processor and/or SoC. Upon determining that the power level of the battery falls below the threshold, the processor by-passes the conventional process of entering low performance or power mode, and directly throttles voltage and/or operating frequency of the processor. This allows the processor to continue to operate at low battery power. The fast transition (e.g., approximately 10 pS) from an active state to a low performance or power mode, in accordance with a logic level of the voltage on the dedicated pin, reduces decoupling capacitor design requirements, and makes it possible for the processor to adapt higher package power control settings (e.g., PL4). Platform PCU Core(s) 100 101a 401 101e 402 During reset PCU enables fast LFM response in core Platform detects a low battery voltage condition Platform asserts LPMpin to request 403 low operating condition PCU indicates fastthrottle indication to core i 404 Core moves to fast LPM while taking care of other flow (e.g., T 1, GV, S1, etc.) in progress Platform detects normal battery voltage condition De-asserts LPMpin PI easrsfs PCU de-asserts fast throttle indication to core Core moves to previous V/F operating 405 point Fig. 4

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式