专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE102009049774B4 BiCMOS-Schaltungsanordnung 未知
公开(公告)号：DE102009049774B4
公开(公告)日：2017-02-23
申请号：DE102009049774
申请日：2009-06-12
申请人： INFINEON TECHNOLOGIES AG
发明人： RUSS CHRISTIAN DR , PACHA CHRISTIAN DR , JENEI SNEZANA DR , SCHRÜFER KLAUS DR
IPC分类号： H01L21/8249 , H01L23/60 , H01L27/06 , H01L27/12
摘要： BiCMOS-Schaltungsanordnung, welche aufweist: • mindestens zwei Schaltungsstufen, • wobei eine erste Schaltungsstufe von den mindestens zwei Schaltungsstufen mit einem Eingangsanschluss der Schaltungsanordnung elektrisch gekoppelt ist, • wobei eine zweite Schaltungsstufe von den mindestens zwei Schaltungsstufen mit einem Ausgangsanschluss der Schaltungsanordnung elektrisch gekoppelt ist, • wobei eine Schaltungsstufe von der ersten Schaltungsstufe und der zweiten Schaltungsstufe ein erstes SEG-Bipolarbauelement aufweist, und • wobei die jeweils andere Schaltungsstufe der ersten Schaltungsstufe und der zweiten Schaltungsstufe ein zweites SEG-Bipolarbauelement oder ein MOS-Bauelement aufweist, • mindestens eine Schutzvorrichtung vor elektrostatischer Entladung, die als ein SEG-Bipolarbauelement oder als ein MOS-Bauelement ausgebildet ist.

2. 发明专利

DE102005007822B4 Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor 未知
公开(公告)号：DE102005007822B4
公开(公告)日：2014-05-22
申请号：DE102005007822
申请日：2005-02-21
申请人： INFINEON TECHNOLOGIES AG
发明人： NIRSCHL THOMAS , PACHA CHRISTIAN DR , SCHULZ THOMAS DR , SCHMITT-LANDSIEDEL DORIS PROF DR , HOLZ JÜRGEN DR , SCHRÜFER KLAUS DR , KAKOSCHKE RONALD DR
IPC分类号： H01L27/115
摘要： Integrierte Schaltungsanordnung (10, 158) mit einem ersten Feldeffekttransistor (T1, T3, T5, T7), der die folgenden Bereiche enthält: einen dotierten ersten Anschlussbereich (S1) eines ersten Dotiertyps, einen undotierten oder gemäß einem vom ersten Dotiertyp verschiedenen zweiten Dotiertyp dotierten Nachbarbereich (20, D3), der an den ersten Anschlussbereich (S1) unter Bildung einer Grenze grenzt und der ein Kanalausbildungsbereich (20) ist, einen elektrisch isolierenden ersten Isolierbereich (GD1, GD3) an der Grenze, und einen ersten Steuerbereich (G1, G3, G7a), der an den ersten Isolierbereich (GD1) grenzt und an der Grenze angeordnet ist, wobei der erste Feldeffekttransistor (T1, T3, T5, T7) ein Tunnel-Feldeffekttransistor (T1, T3, T5, T7) ist, wobei ein an den Nachbarbereich (20) grenzender weiterer Anschlussbereich (D1) vorhanden ist, der gemäß zweitem Dotiertyp dotiert ist, wobei die maximale Dotierstoffkonzentration im weiteren Anschlussbereich (D1) um mindestens eine Zehnerpotenz größer als die maximale Dotierstoffkonzentration im Nachbarbereich (20) ist, einen weiteren Feldeffekttransistor (T2, T4, T6), der einen dotierten dritten Anschlussbereich (S2) und einen dotierten vierten Anschlussbereich (D2) enthält, wobei der dritte Anschlussbereich (S2) und der vierte Anschlussbereich (D2) gemäß dem gleichen Dotiertyp dotiert sind, einen zwischen dem dritten Anschlussbereich (S2) und dem vierten Anschlussbereich (D2) angeordneten undotierten oder gemäß einem anderen Dotiertyp als der dritte Anschlussbereich (S2) dotierten Kanalausbildungsbereich (30, 50), mit einem weiteren Steuerbereich (G2, G4, G6) des weiteren Feldeffekttransistors (T2, T4, T6), mit einem weiteren Isolierbereich (GD2, GD4) des weiteren Feldeffekttransistors (T2, T4, T6), dadurch gekennzeichnet, dass ein Tunnelübergang an der Grenze in Sperrrichtung geschaltet ist.

3. 发明专利

DE102006027178A1 未知
公开(公告)号：DE102006027178A1
公开(公告)日：2007-07-05
申请号：DE102006027178
申请日：2006-06-12
申请人： INFINEON TECHNOLOGIES AG
发明人： PACHA CHRISTIAN DR , ARNIM KLAUS VON , BERTHOLD JOERG , SCHRUEFER KLAUS
IPC分类号： H01L27/088 , H01L21/8234
摘要： In a first embodiment, a multi-fin component arrangement has a plurality of multi-fin component partial arrangements. Each of the multi-fin component partial arrangements has a plurality of electronic components, which electronic components have a multi-fin structure. At least one multi-fin component partial arrangement has at least one dummy structure, which at least one dummy structure is formed between at least two of the electronic components formed in the at least one multi-fin component partial arrangement. The dummy structure is formed in such a way that electrical characteristics of the electronic components formed in the multi-fin component partial arrangements are adapted to one another.

4. 发明专利

DE102007006385B4 Eine Schaltkreis-Anordnung, ein Prozessor mit einer Schaltkreis-Anordnung, ein elektrisches Gerät und ein Verfahren zum Betreiben einer Schaltkreis-Anordnung 未知
公开(公告)号：DE102007006385B4
公开(公告)日：2019-02-14
申请号：DE102007006385
申请日：2007-02-08
申请人： INFINEON TECHNOLOGIES AG
发明人： PACHA CHRISTIAN DR , HENZLER STEPHAN , KÖPPE SIEGMAR , BERTHOLD JÖRG DR
IPC分类号： G11C29/48 , G01R31/3185
摘要： Schaltkreis-Anordnung, aufweisend:• eine Scan-Test-Eingangsstufe (932, 1104) mit einem Test-Eingang (914) zum Empfangen eines Test-Signals, wobei die Scan-Test-Eingangsstufe hochohmig schaltbar ist;• eine Daten-Eingangsstufe (930) mit einem Daten-Eingang (902) zum Empfangen eines Daten-Signals, wobei die Daten-Eingangsstufe hochohmig schaltbar ist;• ein mit mindestens einem Ausgang der Scan-Test-Eingangsstufe (932) und mit mindestens einem Ausgang der Daten-Eingangsstufe (930) gekoppeltes Latch (924); und• einen Ansteuer-Schaltkreis, der eingerichtet ist zum Erzeugen eines pulsförmigen Taktsignals für die Daten-Eingangsstufe (930) und eines Signals zum Ansteuern der Scan-Test-Eingangsstufe.

5. 发明专利

DE102006013721B4 Halbleiterschaltungsanordnung und zugehöriges Verfahren zur Temperaturerfassung 未知
公开(公告)号：DE102006013721B4
公开(公告)日：2011-12-08
申请号：DE102006013721
申请日：2006-03-24
申请人： INFINEON TECHNOLOGIES AG
发明人： ARNIM KLAUS VON , SCHULZ THOMAS DR , PACHA CHRISTIAN DR
IPC分类号： H01L23/58 , G01K7/01 , H01L21/66 , H01L23/544 , H01L27/06
摘要： Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1), einer ersten Isolierschicht (2), die auf dem Halbleitersubstrat (1) ausgebildet ist, und einem aktiven Halbleiterbereich (AA), der auf der ersten Isolierschicht (2) ausgebildet und durch eine zweite Isolierschicht (4) seitlich begrenzt und an allen Seiten umgeben ist, wobei der aktive Halbleiterbereich (AA) aus einem ersten und einem zweiten Dotiergebiet (S, D) von einem ersten Leitungstyp (n+), die bis zur Oberfläche der ersten Isolierschicht (2) reichen, und aus zumindest einem Kanalgebiet, das zwischen dem ersten und zweiten Dotiergebiet festgelegt ist, sowie aus einem ersten und/oder zweiten Diodengebiet (DD1, DD2) besteht, wobei an der Oberfläche des zumindest einen Kanalgebiets zumindest ein Gatedielektrikum (5) und darauf eine Steuerelektrode (6, G) zur Realisierung eines Feldeffekttransistors (FET) ausgebildet ist, und wobei in dem ersten und/oder zweiten Diodengebiet (DD1, DD2) ein drittes Dotiergebiet von einem zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyp (p+) bis zur...

6. 发明专利

DE102009049775B4 Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung 未知
公开(公告)号：DE102009049775B4
公开(公告)日：2017-02-23
申请号：DE102009049775
申请日：2009-06-12
申请人： INFINEON TECHNOLOGIES AG
发明人： RUSS CHRISTIAN DR , PACHA CHRISTIAN DR , JENEI SNEZANA DR , SCHRÜFER KLAUS DR
IPC分类号： H01L21/8249 , H01L23/60 , H01L27/06 , H01L27/12 , H01L29/73
摘要： Vertikal integriertes elektronisches Bauelement (400), welches als Bipolartransistor ausgebildet ist und aufweist: • einen Body-Bereich (102), welcher einen ersten Teilbereich (402a) und einen zweiten Teilbereich (402b) aufweist; • einen ersten Emitter/Kollektor-Anschlussbereich (403), einen zweiten Emitter/Kollektor-Anschlussbereich (404) und einen Basis-Anschlussbereich (405), • wobei der Basis-Anschlussbereich (405) auf dem ersten Teilbereich (402a) des Body-Bereichs (102) angeordnet ist und der erste Emitter/Kollektor-Anschlussbereich (403) auf dem zweiten Teilbereich (402b) des Body-Bereichs (102) angeordnet ist; • wobei der zweite Emitter/Kollektor-Anschlussbereich (404) über zumindest einem Teilgebiet des Basis-Anschlussbereichs (405) angeordnet ist; und • wobei mindestens zwei der Anschlussbereiche (403, 404, 405) als epitaktisch gewachsene Bereiche gebildet sind.

7. 发明专利

DE10348018B4 CMOS-Schaltkreis-Anordnung 未知
公开(公告)号：DE10348018B4
公开(公告)日：2012-09-20
申请号：DE10348018
申请日：2003-10-15
申请人： INFINEON TECHNOLOGIES AG
发明人： PACHA CHRISTIAN DR , ARNIM KLAUS VON , BREDERLOW RALF DR , BERTHOLD JOERG DR
IPC分类号： H01L23/58 , H01L27/092 , H03K19/017 , H03K19/096
摘要： CMOS-Schaltkreis-Anordnung (100), • mit einem eine Logikfunktion realisierenden PMOS-Logikschaltkreis (101), mit PMOS-Feldeffekttransistoren (102), wobei einem Eingang des PMOS-Logikschaltkreis (101) ein erstes Betriebspotential (106) zuführbar ist, • mit einem die Logikfunktion realisierenden NMOS-Logikschaltkreis (103) mit NMOS-FeIdeffekttransistoren (104), • mit einem ersten Takt-Transistor (108), der einen ersten mit einem Eingang des NMOS-Logikschaltkreises (103) gekoppelten Source-/Drain-Anschluss (108a) aufweist, wobei an einen Gate-Anschluss (108c) des ersten Takt-Transistors (108) ein Taktsignal (110) anlegbar ist und wobei einem zweiten Source-/Drain-Anschluss (108b) des ersten Takt-Transistors (108) ein zweites Betriebspotential (109) zuführbar ist, • wobei ein Ausgang (111) des PMOS-Logikschaltkreises (101) und ein Ausgang (112) des NMOS-Logikschaltkreises (103) miteinander gekoppelt sind, • mit einem mit dem Ausgang (111) des PMOS-Logikschaltkreis (101) und dem Ausgang (112) des NMOS-Logikschaltkreis (104) gekoppelten Inverter-Schaltkreis (115), • wobei eine jeweilige Gateoxidschicht zumindest eines Teils der NMOS-Feldeffekttransistoren (104) des NMOS-Logikschaltkreises (103) eine erste Oxidschichtdicke aufweist, • wobei...

8. 发明专利

DE102008006301B4 Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung 未知
公开(公告)号：DE102008006301B4
公开(公告)日：2017-06-08
申请号：DE102008006301
申请日：2008-01-28
申请人： INFINEON TECHNOLOGIES AG
发明人： BERTHOLD JÖRG DR , WROBLEWSKI ARTUR DR , PACHA CHRISTIAN DR
IPC分类号： G01R19/165 , G01R19/25 , G01R23/06 , G06K19/073 , H03B5/24
摘要： Schaltungsanordnung (1, 2) zum Detektieren von Spannungsänderungen, umfassend: • Versorgungsanschlüsse (3, 4) zum Anlegen eines ersten Potenzials (VDD) und eines zweiten Potenzials (VSS), • einen ersten Oszillator (O1) und einen zweiten Oszillator (O2), die mit dem ersten Potenzial (VDD) und dem zweiten Potenzial (VSS) betrieben werden, wobei sich die Spannungsabhängigkeit der Frequenz des ersten Oszillators (O1) von der Spannungsabhängigkeit der Frequenz des zweiten Oszillators (O2) unterscheidet, • eine erste Auswerteschaltung (Z1) zum Auswerten der Frequenz des ersten Oszillators (O1) und eine zweite Auswerteschaltung (Z2) zum Auswerten der Frequenz des zweiten Oszillators (O2), und • eine Vergleichsschaltung (V), mit der ein auf den ausgewerteten Frequenzen des ersten Oszillators (O1) und des zweiten Oszillators (O2) basierender Wert mit einem vorgebbaren Schwellwert (T) verglichen wird und abhängig von dem Ergebnis des Vergleichs ein Spannungsänderungssignal (SR) ausgegeben wird, welches eine unzulässige Spannungsänderung zwischen dem ersten Potenzial (VDD) und dem zweiten Potenzial (VSS) anzeigt.

9. 发明专利

DE102009024756B4 Bipolartransistor und Verfahren zu dessen Herstellung 未知
公开(公告)号：DE102009024756B4
公开(公告)日：2013-09-05
申请号：DE102009024756
申请日：2009-06-12
申请人： INFINEON TECHNOLOGIES AG
发明人： RUSS CHRISTIAN DR , PACHA CHRISTIAN DR , JENEI SNEZANA DR , SCHRUEFER KLAUS DR
IPC分类号： H01L29/73 , H01L21/331 , H01L21/8222 , H01L21/8249
摘要： Bipolartransistor, der aufweist: • einen Body-Bereich, der eine Finnenstruktur aufweist; • mindestens einen Anschlussbereich, der über mindestens einem Teilgebiet des Body-Bereichs gebildet ist, • wobei der mindestens eine Anschlussbereich als ein epitaktisch gewachsener Bereich gebildet ist; wobei der mindestens eine Anschlussbereich aufweist: • einen ersten Anschlussbereich, der zumindest über einem ersten Teilgebiet des Body-Bereichs gebildet und als ein erster Emitter-/Kollektoranschlussbereich ausgebildet ist; • einen zweiten Anschlussbereich, der zumindest über einem zweiten Teilgebiet des Body-Bereichs gebildet und als ein zweiter Emitter-/Kollektoranschlussbereich ausgebildet ist; und • einen dritten Anschlussbereich, der zumindest über einem dritten Teilgebiet des Body-Bereichs gebildet und als ein Basisanschlussbereich ausgebildet ist.

10. 发明专利

DE102008038552B4 Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen 未知
公开(公告)号：DE102008038552B4
公开(公告)日：2013-07-18
申请号：DE102008038552
申请日：2008-08-20
申请人： INFINEON TECHNOLOGIES AG
发明人： JENEI SNEZANA , PACHA CHRISTIAN DR , RUSS CHRISTIAN DR , SCHRUEFER KLAUS DR
IPC分类号： H01L29/861 , H01L21/329
摘要： Vorrichtung (100, 205, 500, 600, 700, 800, 900), aufweisend: einen halbleitenden Körper (116, 216, 516, 816, 916), wobei der halbleitende Körper (116, 216, 516, 816, 916) ein erstes Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) und ein zweites Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) enthält, wobei das zweite Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) neben dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) ausgebildet ist; einen über und auf dem halbleitenden Körper (116, 216, 516, 816, 916) an dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) angeordneten epitaxialen Film (122, 222, 522, 822, 922); und einen zwischen dem halbleitenden Körper (116, 216, 516, 816, 916) und dem epitaxialen Film (122, 222, 522, 822, 922) ausgebildeten Diodenübergang (124, 224, 524, 824, 924), wobei der Diodenübergang (124, 224, 524, 824, 924) so konfiguriert ist, dass er eine Vertikaldiodenaktivität durch den Diodenübergang (124, 224, 524, 824, 924) gestattet.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式