会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明申请
    • HERSTELLUNG VON HALBLEITER-AUF-ISOLATOR-SCHICHTSTRUKTUREN
    • 生产绝缘体上半导体薄层结构
    • WO2015140329A1
    • 2015-09-24
    • PCT/EP2015/056006
    • 2015-03-20
    • IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK
    • YAMAMOTO, YujiTILLACK, Bernd
    • H01L21/02
    • H01L21/02532H01L21/0245H01L21/02546H01L21/02639H01L21/02647
    • Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator,umfassend die Schritte:Bereitstellen eines Substrates (110), das eine Si- Schicht (120) auf einer vergrabenen Isolatorschicht (115) aufweist, und einer Deckschicht (130) auf der Si-Schicht (120) des Substrats (110), Ausformen mindestens eines Mesas (140), der eine Mesa-Deckschicht (130) und eine Mesa-Si-Schicht (120) hat, durch mas- kiertes Freilegen der vergrabenen Isolatorschicht (115) von der Deckschicht her, Ausfor- men einer Kavität (150) im Mesa (140) unter der Mesa-Deckschicht, durch lateral be- grenztes, vertikal aber vollständiges Entfernen der Mesa-Si-Schicht unter der Mesa- Deckschicht, wodurch in der Kavität mindestens eine Seitenfläche (125) der Mesa-Si- Schicht freiliegt, laterales epitaktisches Aufwachsen einer germaniumhaltigen Gruppe-IV- Halbleiterschicht (160) ausgehend von der so gebildeten Seitenfläche der Mesa-Si- Schicht.
    • 一种用于在绝缘体上制造含锗基IV族半导体层,包括以下步骤:a掩埋绝缘体层上提供衬底(110)(115)包括硅层(120),并且在覆盖层(130) 所述衬底(110)的硅层(120),形成至少一个台面具有台面帽层(130)和一个台面-Si层(120)(质量kiertes暴露掩埋绝缘体层115(140) )从台面顶部层的台面(140),覆盖层提出Ausfor-(空腔150)的人通过横向装车垂直封闭但完全除去台面-Si层的台面顶部层,下面这在 台面-Si层的空腔中的至少一个侧表面(125)被暴露从台面-Si层的这样形成的侧面开始含锗基IV族半导体层(160)的,横向外延生长。
    • 4. 发明申请
    • MIKROELEKTRONISCHES BAUELEMENT
    • MICRO电子元件
    • WO2011128188A2
    • 2011-10-20
    • PCT/EP2011/054362
    • 2011-03-22
    • IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIKKAYNAK, MehmetTILLACK, BerndSCHOLZ, René
    • KAYNAK, MehmetTILLACK, BerndSCHOLZ, René
    • B81C1/00
    • B81C1/00587B81B2207/015B81B2207/07B81C2201/014
    • In einem Verfahren zur Herstellung eines MEMS Bauelements, bei dem im Zuge einer Herstellung des Mehrebenen-Leitbahnschichtstapels zur Verbindung mikroelektronischer Schaltungen gleichzeitig später freizulegende mikromechanische Strukturelemente (7, 8, 9) eingebettet werden, wird anschließendeine Ausnehmung von einer Substratrückseite (R) bis zur dem Mehrebenen-Leitbahnschichtstapel hergestellt, und dann die mikromechanischen Strukturelemente im Mehrebenen-Leitbahnschichtstapel durch die Ausnehmung hindurch freigelegt. Zur Erhöhung der Prozessgenauigkeit wird schon im Zuge der Herstellung des Mehrebenen-Leitbahnschichtstapels oder sogar im Front end of Line eine Referenzmaske (22) zur Definition einer lateralen Position oder einer lateralen Erstreckung derfreizulegenden mikromechanischen Strukturelemente (7, 8, 9) hergestellt, wobei die Referenzmaske (22) auf der Substratvorderseite zwischen dem Substrat und dem Mehrebenen-Leitbahnschichtstapel oder in einer im Vergleich mit dem Strukturelement dem Substrat (1) näher gelegenen Schicht des Mehrebenen- Leitbahnschichtstapels angeordnet wird.
    • 被嵌入在一种用于制造MEMS装置,其中在生产所述多级Leitbahnschichtstapels的用于同时或随后连接微电子电路的过程中被暴露的微机械的结构元件(7,8,9),在基板背面侧的anschließendeine凹部(R)的 多级Leitbahnschichtstapel制备,然后通过在所述多级Leitbahnschichtstapel通过凹部微机械结构元件露出。 为了提高加工精度是已经在生产多级Leitbahnschichtstapels的过程中或甚至在线路的前端的基准掩模(22),以限定一个横向位置或侧向延伸derfreizulegenden微机械结构元件(7,8,9),使用参考掩模 (22)被设置在所述基板和所述多级Leitbahnschichtstapel之间或在与基板(1)更接近多级Leitbahnschichtstapels的层的结构元件的比较基板正面。