专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US06898741B2 Arrangements for self-measurement of I/O timing 失效
标题翻译： I / O时序的自我测量安排
公开(公告)号：US06898741B2
公开(公告)日：2005-05-24
申请号：US10162671
申请日：2002-06-06
申请人： Harry Muljono , Alper Ilkbahar
发明人： Harry Muljono , Alper Ilkbahar
IPC分类号： H03L7/06 , H03L7/081 , G11B5/00 , G06F11/00
CPC分类号： H03L7/0814 , H03L7/06
摘要： Arrangements (circuits, methods, systems) having self-measurement of input/output (I/O) timing.
摘要翻译：具有自测量输入/输出（I / O）时序的布置（电路，方法，系统）。

2. 发明授权

US06288563B1 Slew rate control 有权
标题翻译：压摆率控制
公开(公告)号：US06288563B1
公开(公告)日：2001-09-11
申请号：US09224678
申请日：1998-12-31
申请人： Harry Muljono , Alper Ilkbahar
发明人： Harry Muljono , Alper Ilkbahar
IPC分类号： H03K1716
CPC分类号： H03K19/0005 , H03K19/018585
摘要： Controlling the slew rate of a driver circuit. According to one embodiment of the present invention an output buffer includes a driver circuit having an impedance and a pre-driver circuit to control a slew rate of the driver circuit based on the impedance of the driver circuit.
摘要翻译：控制驱动电路的转换速度。根据本发明的一个实施例，输出缓冲器包括具有阻抗和预驱动器电路的驱动器电路，以根据驱动器电路的阻抗来控制驱动器电路的转换速率。

3. 发明授权

US06538464B2 Slew rate control 有权
公开(公告)号：US06538464B2
公开(公告)日：2003-03-25
申请号：US09925345
申请日：2001-08-09
申请人： Harry Muljono , Alper Ilkbahar
发明人： Harry Muljono , Alper Ilkbahar
IPC分类号： H03K1716
CPC分类号： H03K19/0005 , H03K19/018585
摘要： Controlling the slew rate of a driver circuit. According to one embodiment of the present invention an output buffer includes a driver circuit having an impedance and a pre-driver circuit to control a slew rate of the driver circuit based on the impedance of the driver circuit.

4. 发明申请

US20150180459A1 APPARATUS AND METHOD TO ACHIEVE CPAD MITIGATION EFFECTS 有权
标题翻译：设备和方法来实现CPAD缓解效应
公开(公告)号：US20150180459A1
公开(公告)日：2015-06-25
申请号：US14136356
申请日：2013-12-20
申请人： Harry Muljono , Kai Xiao
发明人： Harry Muljono , Kai Xiao
IPC分类号： H03K17/0412 , H03K17/687 , H03K17/16
CPC分类号： H03K17/04123 , H03K17/162 , H03K17/6871 , H03K19/0185
摘要： An apparatus is configured to achieve Cpad mitigation effects. The apparatus may include a switch coupled to a current source with first and second states. The apparatus may also include a pad coupled to the switch and having a pad capacitance that charges and discharges based on changes between the first and second switch states. The apparatus may further include a resistor coupled to the switch and the pad, and the resistor is configured to be modulated to reduce the charging or discharging time of the pad.
摘要翻译：一种装置被配置成实现Cpad缓解效应。该装置可以包括耦合到具有第一和第二状态的电流源的开关。该装置还可以包括耦合到开关的焊盘并且具有基于第一和第二开关状态之间的变化而充电和放电的焊盘电容。该装置还可以包括耦合到开关和焊盘的电阻器，并且电阻器被配置为被调制以减小焊盘的充电或放电时间。

5. 发明授权

US08264253B2 Transmitter swing control circuit and method 有权
标题翻译：变送器摆幅控制电路及方法
公开(公告)号：US08264253B2
公开(公告)日：2012-09-11
申请号：US12387695
申请日：2009-05-06
申请人： Kathy Tian , Harry Muljono
发明人： Kathy Tian , Harry Muljono
IPC分类号： H03K19/094 , H03K19/20 , H03F3/45 , H04N5/38
CPC分类号： H03K19/0175 , H03F3/45 , H03K19/00369 , H03K19/00384 , H04L25/02
摘要： Disclosed herein are embodiments of a swing compensation scheme for compensating errors in a transmitter driver.
摘要翻译：这里公开了用于补偿发射机驱动器中的误差的摆动补偿方案的实施例。

6. 发明授权

US07890287B2 Link transmitter swing compensation 有权
标题翻译：链路变送器摆幅补偿
公开(公告)号：US07890287B2
公开(公告)日：2011-02-15
申请号：US11772193
申请日：2007-06-30
申请人： Kathy Tian , Harry Muljono
发明人： Kathy Tian , Harry Muljono
IPC分类号： G06F19/00
CPC分类号： G06F13/4086
摘要： To allow for reference current settings per multi-bit link (or alternatively, per apparatus), approaches for implementing closed-loop Tx swing control based on monitoring of a dummy circuit is provided herein. In accordance with some embodiments, provided is a dummy bit-link circuit to model operable bit-links in a multi-bit link, where each bit link has a transmitter with an adjustable swing level. Also provided is a reference generator circuit to control the transmitter swing levels based on test data driven through the dummy bit-link.
摘要翻译：为了允许每个多位链路（或者替代地，每个装置）的参考电流设置，本文提供了基于虚拟电路的监视来实现闭环Tx摆动控制的方法。根据一些实施例，提供了一种虚拟位链路电路，用于对多位链路中的可操作的位链进行建模，其中每个位链路具有可调整摆幅电平的发射机。还提供了一种参考发生器电路，用于基于通过虚拟位链路驱动的测试数据来控制发射机摆动电平。

7. 发明申请

US20090248945A1 NOISE REDUCING METHODS AND CIRCUITS 审中-公开
标题翻译：噪声减少方法和电路
公开(公告)号：US20090248945A1
公开(公告)日：2009-10-01
申请号：US12059158
申请日：2008-03-31
申请人： Navindra Navaratnam , Edward Burton , Mahadev Nemani , Yanmei Tian , Harry Muljono
发明人： Navindra Navaratnam , Edward Burton , Mahadev Nemani , Yanmei Tian , Harry Muljono
IPC分类号： G06F13/00 , H04L27/00
CPC分类号： G06F13/4077 , H04L25/0272
摘要： In some embodiments, a circuit is provided with a transmitter to generate switching noise during clock events when no transition occurs to reduce data dependent switching noise.
摘要翻译：在一些实施例中，电路设置有发射机，以便在不发生跳变的时钟事件期间产生开关噪声，以减少依赖于数据的开关噪声。

8. 发明申请

US20090202027A1 Unidirectional sweep training for an interconnect 有权
标题翻译：互连的单向扫描训练
公开(公告)号：US20090202027A1
公开(公告)日：2009-08-13
申请号：US12069460
申请日：2008-02-11
申请人： Liang Yin , Harry Muljono , Sunil Kumar , Alex Kuperman
发明人： Liang Yin , Harry Muljono , Sunil Kumar , Alex Kuperman
IPC分类号： H04L7/00
CPC分类号： H04L7/0004 , H03L7/06 , H04L7/0025 , H04L7/0083 , H04L7/033
摘要： In one embodiment, the present invention includes a receiver having a delay lock loop (DLL) to receive a clock signal and to generate a plurality of clock phases therefrom, and an offset controller including a first register set for a first phase interpolator and a second register set for a second phase interpolator. At initiation of a track pre-tune process, both phase interpolators are controlled to generate sampling signals at a common clock phase. Other embodiments are described and claimed.
摘要翻译：在一个实施例中，本发明包括具有延迟锁定环（DLL）的接收机，用于接收时钟信号并从其产生多个时钟相位;以及偏移控制器，包括用于第一相位内插器的第一寄存器组和第二相位内插器第二相内插器的寄存器组。在轨道预调节过程开始时，控制两个相位插值器以在公共时钟相位产生采样信号。描述和要求保护其他实施例。

9. 发明授权

US06438636B2 Updating termination for a bus 有权
标题翻译：更新总线终止
公开(公告)号：US06438636B2
公开(公告)日：2002-08-20
申请号：US09785005
申请日：2001-02-16
申请人： Harry Muljono
发明人： Harry Muljono
IPC分类号： G06F1300
CPC分类号： G06F13/4086
摘要： Updating termination for a bus. According to one embodiment of the present invention, a signal on a line is damped, an edge in the signal is detected and the damping is modified after the edge is detected and before a subsequent edge in the signal is detected.
摘要翻译：更新总线终止。根据本发明的一个实施例，线路上的信号被衰减，检测到信号中的边缘，并且在检测到边缘之后并且在检测到信号中的后续边缘之前修改阻尼。

10. 发明授权

US06347350B1 Driving the last inbound signal on a line in a bus with a termination 有权
标题翻译：在总线上行驶最后一个入站信号，终止
公开(公告)号：US06347350B1
公开(公告)日：2002-02-12
申请号：US09219130
申请日：1998-12-22
申请人： Harry Muljono
发明人： Harry Muljono
IPC分类号： G06F1338
CPC分类号： H04L25/0278 , G06F13/4086 , H04L25/029 , H04L25/0292
摘要： Supporting termination on a bus. According to one embodiment of the present invention a device coupled to a line in the bus receives data from the line. The device stores the data in a storage medium and then drives the data back on the line immediately after receiving the data.
摘要翻译：在总线上支持终端。根据本发明的一个实施例，耦合到总线中的线路的装置从线路接收数据。该设备将数据存储在存储介质中，然后在接收到数据之后立即将数据驱动回线上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式