专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE112013007278B4 Halbleitervorrichtung und Verfahren zu ihrer Herstellung 未知
公开(公告)号：DE112013007278B4
公开(公告)日：2020-01-30
申请号：DE112013007278
申请日：2013-08-29
申请人： HITACHI LTD
发明人： YOSHIMOTO HIROYUKI , SHIMA AKIO , HISAMOTO DIGH
IPC分类号： H01L29/739 , H01L21/336 , H01L29/78
摘要： Halbleitervorrichtung, die umfasst:eine erste Halbleiterschicht (1) eines ersten Leitfähigkeitstyps;eine zweite Halbleiterschicht (3) eines zweiten Leitfähigkeitstyps, die auf einer Hauptoberflächenseite der ersten Halbleiterschicht (1) ausgebildet ist, wobei der zweite Leitfähigkeitstyp vom ersten Leitfähigkeitstyp verschieden ist;einen ersten Transistor (TR1), der auf der anderen Hauptoberflächenseite der ersten Halbleiterschicht (1) ausgebildet ist und eine erste Gateelektrode (5; 5a, 5b) umfasst;einen zweiten Transistor (TR2), der auf der anderen Hauptoberflächenseite der ersten Halbleiterschicht (1) ausgebildet ist und eine zweite Gateelektrode (5; 5c, 5d) umfasst, die mit der ersten Gateelektrode (5; 5a, 5b) elektrisch verbunden ist;eine Emitterelektrode (12; 12a, 12b), die mit dem ersten Transistor (TR1) und dem zweiten Transistor (TR2) elektrisch verbunden ist;eine Kollektorelektrode (13), die mit der zweiten Halbleiterschicht (3) elektrisch verbunden ist; undeinen ersten Halbleiterbereich (14) des zweiten Leitfähigkeitstyps, der in Kontakt mit dem zweiten Transistor (TR2) innerhalb der ersten Halbleiterschicht (1) ausgebildet ist, wobeiwenn sich der erste Transistor (TR1) und der zweite Transistor (TR2) in einem Ein-Zustand befinden, ein Strom, der aus Ladungen einer ersten Polarität und Ladungen einer zweiten Polarität entgegengesetzt zur ersten Polarität besteht, von der Kollektorelektrode (13) durch den ersten Transistor (TR1) zur Emitterelektrode (12; 12a, 12b) fließt, aber nicht durch den zweiten Transistor (TR2) fließt, undwenn der erste Transistor (TR1) und der zweite Transistor (TR2) vom Ein-Zustand in den Aus-Zustand umgeschaltet werden, ein Strom, der aus Ladungen der zweiten Polarität besteht, von der ersten Halbleiterschicht (1) durch den ersten Transistor (TR1) zur Emitterelektrode (12; 12a, 12b) fließt, und ein Strom, der aus Ladungen der zweiten Polarität besteht, von der ersten Halbleiterschicht (1) durch den ersten Halbleiterbereich (14) und den zweiten Transistor (TR2) zur Emitterelektrode (12; 12a, 12b) fließt;ferner eine dritte Halbleiterschicht (SL1) umfasst, die auf der anderen Hauptoberflächenseite der ersten Halbleiterschicht (1) ausgebildet ist, wobeider erste Transistor (TR1) und der zweite Transistor (TR2) in der dritten Halbleiterschicht (SL1) ausgebildet sind, wobei der erste Transistor (TR1) umfasstein Paar von ersten Gräben (T1; T1, T2), die voneinander beabstandet ausgebildet sind und die dritte Halbleiterschicht (SL1) durchdringen,ein Paar von ersten Gateisolationsfilmen (6; 6a, 6b), die jeweils auf Innenwänden des Paars von ersten Gräben (T1; T1, T2) ausgebildet sind,ein Paar der ersten Gateelektroden (5a, 5b), die jeweils in das Innere des Paars von ersten Gräben (T; T1, T2) über die ersten Gateisolationsfilme (6; 6a, 6b) eingebettet sind,einen ersten Emitterbereich (4a) des zweiten Leitfähigkeitstyps, der in einem ersten Abschnitt der dritten Halbleiterschicht (SL1) und in Kontakt mit der Emitterelektrode (12; 12a, 12b) ausgebildet ist, wobei der erste Abschnitt zwischen das Paar von ersten Gräben (T; T1, T2) eingefügt ist,einen ersten Kanalbereich (7) des zweiten Leitfähigkeitstyps, der im ersten Abschnitt der dritten Halbleiterschicht (SL1) und in Kontakt mit dem ersten Emitterbereich (4a) und den ersten Gateisolationsfilmen (6; 6a, 6b) ausgebildet ist, undeinen zweiten Emitterbereich (8; 8a, 8b) des ersten Leitfähigkeitstyps, der im ersten Abschnitt der dritten Halbleiterschicht (SL1) und in Kontakt mit der Emitterelektrode (12; 12a, 12b), dem ersten Gateisolationsfilm (6; 6a, 6b) und dem ersten Kanalbereich (7) ausgebildet ist, wobei der zweite Transistor (TR2) umfasstein Paar von zweiten Gräben (T; T3, T4), die voneinander beabstandet mit einem ersten Abstand (W1; W2) dazwischen in einer Draufsicht ausgebildet sind und die dritte Halbleiterschicht (SL1) durchdringen,ein Paar von zweiten Gateisolationsfilmen (6; 6c, 6d), die jeweils auf Innenwänden des Paars von zweiten Gräben (T; T3, T4) ausgebildet sind,ein Paar der zweiten Gateelektroden (5c, 5d), die jeweils in das Innere des Paars von zweiten Gräben (T; T3, T4) über die zweiten Gateisolationsfilme (6; 6c, 6d) eingebettet sind,einen dritten Emitterbereich (4b) des zweiten Leitfähigkeitstyps, der in einem zweiten Abschnitt der dritten Halbleiterschicht (SL1) und in Kontakt mit der Emitterelektrode (12; 12a, 12b) ausgebildet ist, wobei der zweite Abschnitt zwischen das Paar von zweiten Gräben eingebettet (T; T3, T4) ist, undeinen zweiten Kanalbereich (9) des zweiten Leitfähigkeitstyps, der im zweiten Abschnitt der dritten Halbleiterschicht (SL1) und in Kontakt mit der Emitterelektrode (12; 12a, 12b) und den zweiten Gateisolationsfilmen (6; 6c, 6d) ausgebildet ist, und wobei der erste Halbleiterbereich (14) in Kontakt mit dem zweiten Kanalbereich (9) innerhalb der ersten Halbleiterschicht (1) ausgebildet ist.

2. 发明专利

DE112014006733B4 Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzer und Halbleitervorrichtungs-Herstellungsverfahren 未知
公开(公告)号：DE112014006733B4
公开(公告)日：2021-10-07
申请号：DE112014006733
申请日：2014-06-11
申请人： HITACHI LTD
发明人： MORI YUKI , ISHIGAKI TAKASHI , KONISHI KUMIKO , SHIMIZU HARUKA , MATSUMURA MIEKO , SHIMA AKIO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/32
摘要： Halbleitervorrichtung (1), die Folgendes umfasst:ein Halbleitersubstrat (10) eines ersten Leitfähigkeitstyps mit einer ersten Hauptebene (10a) und einer zweiten Hauptebene (10b) auf der entgegengesetzten Seite der ersten Hauptebene (10a);eine Halbleiterschicht (12) des ersten Leitfähigkeitstyps, die über der ersten Hauptebene (10a) des Halbleitersubstrats (10) ausgebildet ist;einen ersten Halbleiterbereich (13), der in einer oberen Schicht der Halbleiterschicht (12) ausgebildet ist, wobei der erste Halbleiterbereich (13) einen zweiten Leitfähigkeitstyp aufweist, der vom ersten Leitfähigkeitstyp verschieden ist;einen zweiten Halbleiterbereich (14) des ersten Leitfähigkeitstyps, der in einer oberen Schicht des ersten Halbleiterbereichs (13) ausgebildet ist;einen dritten Halbleiterbereich (15) des zweiten Leitfähigkeitstyps, der in der oberen Schicht des ersten Halbleiterbereichs (13) ausgebildet ist;eine Gate-Elektrode (19), die über einer oberen Oberfläche eines Abschnitts des ersten Halbleiterbereichs (13) ausgebildet ist, der zwischen den zweiten Halbleiterbereich (14) und die Halbleiterschicht (12) eingelegt ist, wobei ein Gate-Isolationsfilm (18) dazwischen eingefügt ist;eine Source-Elektrode (21), die über dem zweiten Halbleiterbereich (14) und über dem dritten Halbleiterbereich (15) ausgebildet ist;eine Drain-Elektrode (22), die über der zweiten Hauptebene (10b) des Halbleitersubstrats (10) ausgebildet ist; undeinen vierten Halbleiterbereich (24) des ersten Leitfähigkeitstyps, der in einem Abschnitt der Halbleiterschicht (12) ausgebildet ist, der unter dem ersten Halbleiterbereich (13) liegt;wobei das Halbleitersubstrat (10), die Halbleiterschicht (12), der erste Halbleiterbereich (13), der zweite Halbleiterbereich (14), der dritte Halbleiterbereich (15) und der vierte Halbleiterbereich (24) aus Siliziumcarbid bestehen;wobei die Halbleiterschicht (12) einen ersten Halbleiterabschnitt (16) umfasst, der aus einer oberen Schicht der Halbleiterschicht benachbart zum ersten Halbleiterbereich (13) ausgebildet ist;wobei der vierte Halbleiterbereich (24) mit Elementen zum Ausbilden von Kristalldefekten dotiert ist; undwobei entweder der erste Halbleiterabschnitt (16) mit den Elementen zum Ausbilden von Kristalldefekten in einer solchen Weise dotiert ist, dass die Konzentration der Elemente zum Ausbilden von Kristalldefekten im ersten Halbleiterabschnitt (16) niedriger ist als die Konzentration der Elemente zum Ausbilden von Kristalldefekten im vierten Halbleiterbereich (24) oder der erste Halbleiterabschnitt (16) nicht mit den Elementen zum Ausbilden von Kristalldefekten dotiert ist,dadurch gekennzeichnet, dassder vierte Halbleiterbereich (24) mit einer unteren Oberfläche des ersten Halbleiterbereichs (13) in Kontakt steht.

3. 发明专利

DE112014006752T5 Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzungsvorrichtung, Eisenbahnfahrzeug und Verfahren zum Herstellen der Halbleitervorrichtung 未知
公开(公告)号：DE112014006752T5
公开(公告)日：2017-04-20
申请号：DE112014006752
申请日：2014-06-17
申请人： HITACHI LTD
发明人： KONISHI KUMIKO , MORI YUKI , SHIMIZU HARUKA , SHIMA AKIO
IPC分类号： H01L29/78 , H01L29/12
摘要： Es wird ein SiC-Element geschaffen, das verhindern kann, dass eine Vorwärtsspannung aufgrund eines Stroms, der in einem pn-Übergang in einem in einer Halbleitervorrichtung befindlichen SiC-Element fließt, ansteigt. Das bedeutet, dass in der vorliegenden Erfindung mit einer Anordnung eines Kontaktbereichs und einer Silizidschicht des SiC-Elements eine Größe eines pn-Stroms, der in dem peripheren Bereich des Elements fließt, wenn der pn-Übergang des SiC-Elements angeregt wird, unterdrückt wird oder eine Verteilung des pn-Stroms verbessert wird.

4. 发明专利

DE112010004296T5 Verfahren zur Herstellung einer Halbleitervorrichtung 未知
公开(公告)号：DE112010004296T5
公开(公告)日：2013-01-03
申请号：DE112010004296
申请日：2010-10-29
申请人： HITACHI LTD
发明人： HOZAWA KAZUYUKI , SHIMA AKIO
IPC分类号： H01L21/265 , H01L21/336 , H01L29/739 , H01L29/78
摘要： Beschrieben wird ein Verfahren zur Herstellung einubstrat, dessen Dicke auf 300 μm oder weniger verringert worden ist, so erwärmt wird, dass die Temperatur an einer Position tiefer als 1 μm von der Rückseite des Si-Halbleitersubstrats in einem Temperaturbereich von 950 bis 1.412°C (einschließlich) liegt, ohne dass das Silizium, (Si) bei einem Verfahren zum Laserhärten schmilzt. Im Einzelnen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben, wobei durch Einbringen einer Verunreinigung von der Vorderseite eines Halbleitersubstrats eine Halbleiterregion gebildet wird, das Substrat mit einer elektrostatischen Spannvorrichtung auf einem Trägersubstrat fixiert wird und sodann die Verunreinigung durch Erwärmen der Vorderseite des Substrats durch Bestrahlen mit einem Laser mit einer langen Wellenlänge von 3 μm oder mehr aktiviert wird, während das gesamte Substrat auf 250°C oder mehr erwärmt wird.

5. 发明专利

DE102018131999A1 LEISTUNGSMODUL UND LEISTUNGWANDLER 未知
公开(公告)号：DE102018131999A1
公开(公告)日：2019-06-27
申请号：DE102018131999
申请日：2018-12-12
申请人： HITACHI LTD
发明人： FUJITA RYUUSEI , KONISHI KUMIKO , SHIMA AKIO
IPC分类号： H01L25/16 , H02M1/00
摘要： Ziel der vorliegenden Erfindung ist es, die Zuverlässigkeit eines Leistungsmoduls und eines Leistungswandlers zu erhöhen und dessen Lebensdauer zu verlängern. Um dies zu erreichen umfasst ein Leistungsmodul: zwei Schaltvorrichtungen, die jeweils eine Diode und einen Transistor beinhalten, wobei die beiden Schaltvorrichtungen elektrisch parallel geschaltet sind; und ein isolierendes Substrat, auf dem die beiden Schaltvorrichtungen montiert sind. Ferner ist eine Gate-Elektrode eines MOFET, das jede der beiden Schaltvorrichtungen aufweist, elektrisch mit einem Gate-Widerstand verbunden. Ferner ist der mit derjenigen Schaltvorrichtung elektrisch verbundene Gate-Widerstand, deren Stromwert kleiner ist, wenn eine vorgegebene Spannung in Vorwärtsrichtung der Körperdiode angelegt wird, größer als der Gate-Widerstand, der mit derjenigen Schaltvorrichtung elektrisch verbunden ist, deren Stromwert größer ist.

6. 发明专利

DE112014006733T5 Halbleitervorrichtung, Leistungsmodul, Leistungsumsetzer und Halbleitervorrichtungs-Herstellungsverfahren 未知
公开(公告)号：DE112014006733T5
公开(公告)日：2017-05-11
申请号：DE112014006733
申请日：2014-06-11
申请人： HITACHI LTD
发明人： ISHIGAKI TAKASHI , MATSUMURA MIEKO , MORI YUKI , KONISHI KUMIKO , SHIMIZU HARUKA , SHIMA AKIO
IPC分类号： H01L29/78
摘要： Eine Halbleitervorrichtung (1) umfasst einen Body-Bereich (13) vom p-Typ, der in einer oberen Schicht einer Epitaxieschicht (12) vom n–-Typ ausgebildet ist, einen Source-Bereich (14) vom n+-Typ, der in einer oberen Schicht des Body-Bereichs (13) vom p-Typ ausgebildet ist, und einen Body-Kontaktbereich (15) vom p+-Typ, der in der oberen Schicht des Body-Bereichs (13) vom p-Typ ausgebildet ist. Die Halbleitervorrichtung (1) umfasst ferner einen Halbleiterbereich (24) vom n–-Typ, der in einem Abschnitt der Epitaxieschicht (12) vom n–-Typ ausgebildet ist, der unter dem Body-Bereich (13) vom p-Typ liegt. Die Konzentration der inerten Elemente im Halbleiterbereich (24) vom n–-Typ ist höher als die Konzentration der inerten Elemente in der oberen Schicht der Epitaxieschicht (12) vom n–-Typ benachbart zum Body-Bereich (13) vom p-Typ.

7. 发明专利

DE60215293D1 未知
公开(公告)号：DE60215293D1
公开(公告)日：2006-11-23
申请号：DE60215293
申请日：2002-08-27
申请人： HITACHI LTD
发明人： SATO KOICHI , YANAGISAWA SEIJI , WATABE SHU , FUJITA YUKIHIRO , SHIMA AKIO , TANAKA YUJI , TAKAHASHI SHINICHI , KUNII HIROSHI
IPC分类号： F24F5/00
摘要： In the air-conditioning system, a primary side to generate heat includes a heat storage (16) and a heat source (4) and produces cool or warm water using an inexpensive commercial power source (19) such as a nighttime power source. A system collaboration unit (20) is disposed between a motor to drive a water pump and a power source. The unit is connected to the motor (2) via a cable (21). An output from the inverter is connected to the motor via a cable.

8. 发明专利

DE102018117717B4 SILICIUMCARBID-HALBLEITERBAUELEMENT, LEISTUNGSMODUL UND LEISTUNGSUMWANDLUNGSBAUELEMENT 未知
公开(公告)号：DE102018117717B4
公开(公告)日：2022-12-29
申请号：DE102018117717
申请日：2018-07-23
申请人： HITACHI LTD
发明人： KONISHI KUMIKO , FUJITA RYUUSEI , TANI KAZUKI , SHIMA AKIO
IPC分类号： H01L27/06 , H01L25/07 , H01L29/161 , H01L29/78 , H02M1/00
摘要： Silciumcarbid-Halbleiterbauelement, umfassend:ein Halbleitersubstrat (2), das ein Substrat vom n-Typ mit einem Gehalt an Siliciumcarbid und eine Halbleiterschicht (3) vom n-Typ mit einem Gehalt an Siliciumcarbid, die über dem Substrat vom n-Typ ausgebildet ist, umfasst,wobei das Halbleitersubstrat in der Draufsicht eine Elementregion (27) und eine erste Region, die die Elementregion umgibt, aufweist;eine erste Halbleiterregion (6) vom p-Typ, die auf einer oberen Oberfläche des Halbleitersubstrats innerhalb der Elementregion ausgebildet ist;eine Source-Region (7) vom n-Typ, die auf einer oberen Oberfläche der ersten Halbleiterregion ausgebildet ist;eine erste Kontaktregion (8) vom p-Typ, die auf der oberen Oberfläche der ersten Halbleiterregion ausgebildet ist;eine zweite Halbleiterregion (4) vom p-Typ, die auf der oberen Oberfläche des Halbleitersubstrats innerhalb der ersten Region ausgebildet ist und in der Draufsicht die Elementregion umgibt;eine zweite Kontaktregion (9) vom p-Typ, die auf einer oberen Oberfläche der zweiten Halbleiterregion ausgebildet ist und in der Draufsicht die Elementregion umgibt;eine Drain-Region (14) vom n-Typ, die auf einer unteren Oberfläche des Halbleitersubstrats ausgebildet ist;eine Gate-Elektrode (12), die auf der oberen Oberfläche der ersten Halbleiterregion neben der Source-Region mit einem dazwischen liegenden isolierenden Film (11) ausgebildet ist;eine erste Elektrode (21), die auf der zweiten Kontaktregion ausgebildet ist; undeinen leitenden Anschlussbereich (20, 25), der auf der zweiten Kontaktregion ausgebildet ist und die erste Elektrode und die zweite Kontaktregion miteinander elektrisch verbindet,wobei die Gate-Elektrode, die Source-Region und die Drain-Region einen Feldeffekttransistor darstellen,wobei die zweite Halbleiterregion und das Halbleitersubstrat eine Diode darstellen,wobei eine dritte Verunreinigungskonzentration der ersten Kontaktregion größer als eine erste Verunreinigungskonzentration der ersten Halbleiterregion ist undwobei eine vierte Verunreinigungskonzentration der zweiten Kontaktregion größer als eine zweite Verunreinigungskonzentration der zweiten Halbleiterregion ist.

9. 发明专利

DE102018131999B4 LEISTUNGSMODUL UND LEISTUNGWANDLER 未知
公开(公告)号：DE102018131999B4
公开(公告)日：2022-12-22
申请号：DE102018131999
申请日：2018-12-12
申请人： HITACHI LTD
发明人： FUJITA RYUUSEI , KONISHI KUMIKO , SHIMA AKIO
IPC分类号： H01L25/16 , H01L25/07 , H02M1/00
摘要： Leistungsmodul, umfassend:eine Vielzahl von Halbleiterchips, die jeweils eine Diode und einen Transistor umfassen, die elektrisch miteinander verbunden sind, wobei die Halbleiterchips elektrisch parallel geschaltet sind; undein Substrat, auf dem die Halbleiterchips angebracht sind,wobei eine Gate-Elektrode des Transistors, die jeder der Halbleiterchips aufweist, elektrisch mit einem Gate-Widerstand verbunden ist, undwobei in zwei beliebigen der Halbleiterchips der Gate-Widerstand, der elektrisch mit demjenigen Halbleiterchip verbunden ist, dessen Stromwert kleiner ist, wenn eine vorgegebene Spannung in Vorwärtsrichtung der Diode angelegt wird, größer ist als der Gate-Widerstand, der elektrisch mit demjenigen Halbleiterchip verbunden ist, dessen Stromwert größer ist, wenn die vorgegebene Spannung in Vorwärtsrichtung der Diode angelegt wird.

10. 发明专利

DE60215293T2 未知
公开(公告)号：DE60215293T2
公开(公告)日：2007-05-24
申请号：DE60215293
申请日：2002-08-27
申请人： HITACHI LTD
发明人： SATO KOICHI , YANAGISAWA SEIJI , WATABE SHU , FUJITA YUKIHIRO , SHIMA AKIO , TANAKA YUJI , TAKAHASHI SHINICHI , KUNII HIROSHI
IPC分类号： F24F5/00
摘要： In the air-conditioning system, a primary side to generate heat includes a heat storage (16) and a heat source (4) and produces cool or warm water using an inexpensive commercial power source (19) such as a nighttime power source. A system collaboration unit (20) is disposed between a motor to drive a water pump and a power source. The unit is connected to the motor (2) via a cable (21). An output from the inverter is connected to the motor via a cable.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式