专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO1992002085A1 APPARATUS AND METHOD FOR DETERMINING LINE RATES 审中-公开
标题翻译：用于确定线路速率的装置和方法
公开(公告)号：WO1992002085A1
公开(公告)日：1992-02-06
申请号：PCT/US1991005151
申请日：1991-07-22
申请人： GENERAL DATACOMM, INC.
发明人： GENERAL DATACOMM, INC. , GHELBERG, Emil , EVANS, Patrick, A. , LEE, Seng, Poh , LIYANAGE, Don, W.
IPC分类号： H04J03/22
CPC分类号： H04L25/0262
摘要： Apparatus and methods for automatically determining the bit rate of an incoming signal are provided. The apparatus includes a counter (30), a logic circuit (20), and a histogram generating circuit (45). The counter (30) counts the number of fast reference clock cycles which fit within each pulse of the incoming signal for a statistically significant number of pulses and provides indications thereof to the logic circuit (20). The logic circuit (20) associates each of the indications with one of a plurality of allowable bit rates. The histogram generating circuit (45) tracks the numbers of times the counts are associated with each allowable bit rate. In one embodiment, the allowable bit rate most often chosen is determined to be the bit rate of the incoming signal. In another embodiment, if a DDS1 line rate is determined to be the bit rate most often chosen, the DDS2 rate associated with the DDS1 line rate is provisionally selected. Also, if a DDS2 line rate is determined to the bit rate most often chosen, the DDS2 line rate is provisionally selected.

2. 发明公开

EP0542881A1 APPARATUS AND METHOD FOR DETERMINING LINE RATES 失效
标题翻译：方法和系统测定的传输速率。
公开(公告)号：EP0542881A1
公开(公告)日：1993-05-26
申请号：EP91915573.0
申请日：1991-07-22
申请人： General DataComm, Inc.
发明人： GHELBERG, Emil , EVANS, Patrick, A. , LEE, Seng, Poh , LIYANAGE, Don, W.
IPC分类号： H04L25
CPC分类号： H04L25/0262
摘要： Un appareil et des procédés destinés à déterminer automatiquement le débit binaire d'un signal d'arrivée sont décrits. L'appareil comprend un compteur (30), un circuit logique (20) et un circuit générant un histogramme (45). Le compteur (30) compte le nombre de cycles rapides d'horloge de référence qui tiennent dans chaque impulsion du signal d'arrivée pour un nombre statistiquement significatif d'impulsions et fournit des indications relatives à ce nombre au circuit logique (20). Le circuit logique (20) associe chacune des indications avec l'un des débits binaires permissibles d'une multiplicité de débits binaires permissibles. Le circuit générant l'histogramme (45) recherche le nombre de fois que les nombres évalués sont associés à chaque débit binaire permissible. Selon un mode de réalisation, le débit binaire permissible le plus souvent choisi est choisi comme le débit binaire du signal d'arrivée. Selon un autre mode de réalisation, si un débit de ligne DDS1 est déterminé comme étant le débit binaire le plus souvent choisi, le débit de DDS2 associé au débit de ligne DDS1 est provisoirement choisi. De plus, si un débit de ligne DDS2 est déterminé comme étant le débit binaire le plus souvent choisi, le débit de ligne DDS2 est provisoirement choisi.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式