专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009077813A1 MEMORY MAPPING SYSTEM, REQUEST CONTROLLER, MULTI-PROCESSING ARRANGEMENT, CENTRAL INTERRUPT REQUEST CONTROLLER, APPARATUS, METHOD FOR CONTROLLING MEMORY ACCESS AND COMPUTER PROGRAM PRODUCT 审中-公开
标题翻译：存储映射系统，请求控制器，多处理装置，中央中断请求控制器，设备，用于控制存储器访问和计算机程序产品的方法
公开(公告)号：WO2009077813A1
公开(公告)日：2009-06-25
申请号：PCT/IB2007/055170
申请日：2007-12-17
申请人： FREESCALE SEMICONDUCTOR, INC. , Continental Teves AG & Co. oHG, , REIPOLD, Anthony , AMJADI, Houman , KABULEPA, Lukusa D. , KIRSCHBAUM, Andreas , TRASKOV, Adrian
发明人： REIPOLD, Anthony , AMJADI, Houman , KABULEPA, Lukusa D. , KIRSCHBAUM, Andreas , TRASKOV, Adrian
IPC分类号： G06F12/02
CPC分类号： G06F12/0284 , G06F12/1416
摘要： A memory mapping system (30) is connectable to a multi-processing arrangement (1). The multi-processing arrangement (1) includes a first processing unit and a second processing unit. The memory mapping system (30) includes a main memory to which the second processing unit does not have write access, the main memory including a first memory section (31) and a second memory section (32). An associated memory (9a-9m) is associated with the second memory section (32). The associated memory (9a-9m) includes a memory section to which the second processing unit has write access. A consistency control unit can maintaining consistency between data stored in the associated memory (9a-9m) and data stored in the second memory section (32).
摘要翻译：存储器映射系统（30）可连接到多处理装置（1）。多处理装置（1）包括第一处理单元和第二处理单元。存储器映射系统（30）包括第二处理单元不具有写访问权的主存储器，主存储器包括第一存储器部分（31）和第二存储器部分（32）。相关联的存储器（9a-9m）与第二存储器部分（32）相关联。相关联的存储器（9a-9m）包括第二处理单元具有写访问的存储部分。一致性控制单元可以保持存储在相关存储器（9a-9m）中的数据和存储在第二存储器部分（32）中的数据之间的一致性。

2. 发明申请

WO2014060470A1 SCHNITTSTELLE ZUM DATENAUSTAUSCH ZWISCHEN REDUNDANT AUSGEFÜHRTEN PROGRAMMEN ZUR KRAFTFAHRZEUGSTEUERUNG 审中-公开
标题翻译：接口，用于之间的冗余通信来执行用于汽车控制计划
公开(公告)号：WO2014060470A1
公开(公告)日：2014-04-24
申请号：PCT/EP2013/071615
申请日：2013-10-16
申请人： CONTINENTAL TEVES AG & CO. OHG
发明人： HEISE, Andreas , SCHADE, Kai , SÄNGER, Marco , HERR, Reinhard , ZYDEK, Michael , HARTMANN, Ralf , AMJADI, Houman
IPC分类号： G06F9/54 , G06F11/16
CPC分类号： B60T7/12 , G05B15/02 , G05D1/0055 , G06F9/544 , G06F11/1629 , G06F2201/845
摘要： Die Erfindung betrifft eine elektronische Kontrolleinheit (30) zur Steuerung und/oder Regelung wenigstens eines Kraftfahrzeugsystems,umfassend zumindest ein integriertes Mikrocontrollersystem (34) zur Ausführung von Software, welches zu- mindest zwei Mikrocontrollereinheiten (1,1') aufweist, die jeweils zumindest ein eigenständiges Betriebssystem (5,5') ausführen, wobei wenigstens eine Schnittstelle (2) zum Austausch von Informationen zwischen den Mikrocontrollereinheiten (1, 1') vorgesehen ist, und sich weiterhin dadurch auszeichnet, dass eine erste Mikrocontrollereinheit (1) derart ausgestaltet ist, dass diese eine Steuerung und/oder Regelung eines ersten Kraftfahrzeugsystems, insbesondere eines Kraftfahrzeugbremssystems, ausführt, und eine zweite Mikrocontrollereinheit (1') derart ausgestaltet ist, dass diese mittels der Schnittstelle (2) der ersten Mikrocontrollereinheit (1) Vorgaben zur Steuerung und/oder Regelung des ersten Kraftfahrzeugsystems bereitstellen kann. Weiterhin umfasst die Erfindung die Verwendung der elektronischen Kontrolleinheit.
摘要翻译：本发明涉及一种电子控制单元（30），用于控制和/或调节至少一个车辆系统，包括至少一个集成的微控制器系统（34），用于执行软件，其具有至少两个微控制器单元（1,1“），每一个具有至少一个独立的操作系统（5,5“）的运行，所述至少一个接口（2），用于信息的微控制器单元（1，1之间的交换”）被提供，并且其特征在于，进一步的第一微控制器单元（1）被设计成是，这，执行控制和/或第一机动车辆系统，特别是机动车辆的制动系统，和第二微控制器单元（1“）的调节实施为使得所述接口的这些装置（2），用于控制所述第一微控制器单元（1）的要求和/或可以提供第一机动车辆系统的控制。此外，本发明包括使用电子控制单元的。

3. 发明申请

WO2008068290A1 VERFAHREN UND HALBLEITERSPEICHER MIT EINER EINRICHTUNG ZUR ERKENNUNG VON ADRESSIERUNGSFEHLERN 审中-公开
标题翻译：方法及半导体存储器，具有一种用于检测寻址错误的
公开(公告)号：WO2008068290A1
公开(公告)日：2008-06-12
申请号：PCT/EP2007/063367
申请日：2007-12-05
申请人： CONTINENTAL TEVES AG & CO. OHG , FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa, Didier , AMJADI, Houman
发明人： FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa, Didier , AMJADI, Houman
IPC分类号： G11C29/02
CPC分类号： G11C29/02 , G11C29/024
摘要： Verfahren zur verbesserten internen Überwachung von Adressierungsschaltungen in Halbleiterspeichern oder in einem datenverarbeitenden System, bei dem ein Abgriff von logischen Pegeln an den Adressierungsleitungen (1, 1', 1''), eine Darstellung der tatsächlich ausgewählten Adresse oder Teiladresse mittels zusätzlicher Adressbitleitungen (13), eine Rückgewinnung der tatsächlich zugegriffenen Adresse/Teiladresse mit den Adressbitleitungen (13) und ein Vergleich der tatsächlich ausgewählten Adresse/Teiladresse mit der aus den zusätzlichen Adressbitleitungen gewonnenen, anliegenden Adresse/Teiladresse zur Fehlererkennung eines Fehlers in der Adressierungsschaltung erfolgt. Die Erfindung betrifft auch einen Halbleiterspeicher und ein datenverarbeitendes System mit Hardwaremitteln, die eine Durchführung des obigen Verfahrens erlauben.
摘要翻译：一种用于在其中逻辑电平的抽头到寻址线（1,1“ 1' ”），（13）通过另外的地址位的装置的实际选择地址或部分地址的表示改进的内部监控寻址在半导体存储器中或者在数据处理系统中的电路的过程，然后与地址位（13）和实际选择的地址/地址与从附加地址位线所获得的，相邻的地址/地址在寻址电路的误差检测的误差的比较的实际访问的地址/地址的回收。本发明还涉及一种半导体存储器，并用硬件资源，其允许执行上述方法的数据处理系统。

4. 发明授权

EP2100308B1 VERFAHREN UND HALBLEITERSPEICHER MIT EINER EINRICHTUNG ZUR ERKENNUNG VON ADRESSIERUNGSFEHLERN 有权转让
标题翻译：方法及半导体存储器，具有一种用于检测寻址错误的
公开(公告)号：EP2100308B1
公开(公告)日：2011-07-06
申请号：EP07870213.1
申请日：2007-12-05
申请人： Continental Teves AG & Co. OHG
发明人： FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa Didier , AMJADI, Houman
IPC分类号： G11C29/02
CPC分类号： G11C29/02 , G11C29/024
摘要： Method for enhanced internal monitoring of addressing circuits in semiconductor memories or in a data processing system, comprising the following steps: tapping of logical levels off the addressing lines (1, 1', 1''); representation of the actually selected address or subaddress using additional address bit lines (13); retrieval of the actually accessed address/subaddress with the address bit lines (13); and a comparison of the actually selected address/subaddress with the present address/subaddress obtained from the additional address bit lines for the fault detection of a fault in the addressing circuit. The invention also relates to a semiconductor memory and a data processing system with hardware means which allow the above method to be carried out.

5. 发明公开

EP2909721A1 SCHNITTSTELLE ZUM DATENAUSTAUSCH ZWISCHEN REDUNDANT AUSGEFÜHRTEN PROGRAMMEN ZUR KRAFTFAHRZEUGSTEUERUNG 审中-公开
标题翻译：接口，用于之间的冗余通信来执行用于汽车控制计划
公开(公告)号：EP2909721A1
公开(公告)日：2015-08-26
申请号：EP13779792.4
申请日：2013-10-16
申请人： Continental Teves AG&Co. Ohg
发明人： HEISE, Andreas , SCHADE, Kai , SÄNGER, Marco , HERR, Reinhard , ZYDEK, Michael , HARTMANN, Ralf , AMJADI, Houman
IPC分类号： G06F9/54 , G06F11/16
CPC分类号： B60T7/12 , G05B15/02 , G05D1/0055 , G06F9/544 , G06F11/1629 , G06F2201/845
摘要： The invention relates to an electronic control unit (30) for controlling and/or regulating at least one motor vehicle system, comprising at least one integrated microcontroller system (34) which is intended to execute software and has at least two microcontroller units (1, 1') which each execute at least one independent operating system (5, 5'), wherein at least one interface (2) for interchanging information between the microcontroller units (1, 1') is provided, and is also distinguished by the fact that a first microcontroller unit (1) is designed to control and/or regulate a first motor vehicle system, in particular a motor vehicle brake system, and a second microcontroller unit (1') is designed to be able to provide the first microcontroller unit (1) with specifications for controlling and/or regulating the first motor vehicle system using the interface (2). The invention also comprises the use of the electronic control unit.

6. 发明授权

EP2225645B1 MEMORY MAPPING SYSTEM, REQUEST CONTROLLER, MULTI-PROCESSING ARRANGEMENT, CENTRAL INTERRUPT REQUEST CONTROLLER, APPARATUS, METHOD FOR CONTROLLING MEMORY ACCESS AND COMPUTER PROGRAM PRODUCT 有权转让
标题翻译：存储器中的图象系统要求控制，多处理配置，中央INTERRPUT请求控制设备，方法，用于控制内存访问和计算机程序产品
公开(公告)号：EP2225645B1
公开(公告)日：2011-07-27
申请号：EP07859405.8
申请日：2007-12-17
申请人： Continental Teves AG & Co. oHG
发明人： REIPOLD, Anthony , AMJADI, Houman , KABULEPA, Lukusa D. , KIRSCHBAUM, Andreas , TRASKOV, Adrian
IPC分类号： G06F12/02 , G06F12/14
CPC分类号： G06F12/0284 , G06F12/1416
摘要： A memory mapping system (30) is connectable to a multi-processing arrangement (1). The multi-processing arrangement (1) includes a first processing unit and a second processing unit. The memory mapping system (30) includes a main memory to which the second processing unit does not have write access, the main memory including a first memory section (31) and a second memory section (32). An associated memory (9a-9m) is associated with the second memory section (32). The associated memory (9a-9m) includes a memory section to which the second processing unit has write access. A consistency control unit can maintaining consistency between data stored in the associated memory (9a-9m) and data stored in the second memory section (32).

7. 发明公开

EP2100308A1 VERFAHREN UND HALBLEITERSPEICHER MIT EINER EINRICHTUNG ZUR ERKENNUNG VON ADRESSIERUNGSFEHLERN 有权转让
标题翻译：方法及半导体存储器，具有一种用于检测寻址错误的
公开(公告)号：EP2100308A1
公开(公告)日：2009-09-16
申请号：EP07870213.1
申请日：2007-12-05
申请人： Continental Teves AG & CO. OHG
发明人： FEY, Wolfgang , TRASKOV, Adrian , KABULEPA, Lukusa Didier , AMJADI, Houman
IPC分类号： G11C29/02
CPC分类号： G11C29/02 , G11C29/024
摘要： Method for enhanced internal monitoring of addressing circuits in semiconductor memories or in a data processing system, comprising the following steps: tapping of logical levels off the addressing lines (1, 1', 1''); representation of the actually selected address or subaddress using additional address bit lines (13); retrieval of the actually accessed address/subaddress with the address bit lines (13); and a comparison of the actually selected address/subaddress with the present address/subaddress obtained from the additional address bit lines for the fault detection of a fault in the addressing circuit. The invention also relates to a semiconductor memory and a data processing system with hardware means which allow the above method to be carried out.

8. 发明公开

EP2225645A1 MEMORY MAPPING SYSTEM, REQUEST CONTROLLER, MULTI-PROCESSING ARRANGEMENT, CENTRAL INTERRUPT REQUEST CONTROLLER, APPARATUS, METHOD FOR CONTROLLING MEMORY ACCESS AND COMPUTER PROGRAM PRODUCT 有权转让
标题翻译：存储器中的图象系统要求控制，多处理配置，中央INTERRPUT请求控制设备，方法，用于控制内存访问和计算机程序产品
公开(公告)号：EP2225645A1
公开(公告)日：2010-09-08
申请号：EP07859405.8
申请日：2007-12-17
申请人： Freescale Semiconductor, Inc. , Continental Teves AG & Co. oHG
发明人： REIPOLD, Anthony , AMJADI, Houman , KABULEPA, Lukusa D. , KIRSCHBAUM, Andreas , TRASKOV, Adrian
IPC分类号： G06F12/02
CPC分类号： G06F12/0284 , G06F12/1416
摘要： A memory mapping system (30) is connectable to a multi-processing arrangement (1). The multi-processing arrangement (1) includes a first processing unit and a second processing unit. The memory mapping system (30) includes a main memory to which the second processing unit does not have write access, the main memory including a first memory section (31) and a second memory section (32). An associated memory (9a-9m) is associated with the second memory section (32). The associated memory (9a-9m) includes a memory section to which the second processing unit has write access. A consistency control unit can maintaining consistency between data stored in the associated memory (9a-9m) and data stored in the second memory section (32).

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式