专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US06560766B2 Method and apparatus for analyzing a layout using an instance-based representation 有权
标题翻译：用于使用基于实例的表示来分析布局的方法和装置
公开(公告)号：US06560766B2
公开(公告)日：2003-05-06
申请号：US09917526
申请日：2001-07-26
申请人： Christophe Pierrat , Chin-hsen Lin , Yao-Ting Wang , Fang-Cheng Chang
发明人： Christophe Pierrat , Chin-hsen Lin , Yao-Ting Wang , Fang-Cheng Chang
IPC分类号： G06F1750
CPC分类号： G06F17/5081
摘要： One embodiment of the invention provides a system that analyzes a layout related to a circuit on a semiconductor chip using an instance-based representation of a set of geometrical features that comprise the layout. The system operates by receiving a representation of the layout, wherein the representation defines a plurality of nodes that include one or more geometrical features. Next, the system converts the representation into an instance-based representation by identifying multiple occurrences of identical node instances in the layout, wherein each node instance can be further processed without having to consider effects of external factors on the node instance. The system then performs an further processing on the instance-based representation by processing each node instance only once, whereby the processing does not have to be repeated on multiple occurrences of the node instance in the layout.
摘要翻译：本发明的一个实施例提供一种系统，其使用包括布局的一组几何特征的基于实例的表示来分析与半导体芯片上的电路相关的布局。系统通过接收布局的表示来操作，其中所述表示定义包括一个或多个几何特征的多个节点。接下来，系统通过识别布局中相同的节点实例的多次发生，将表示转换为基于实例的表示，其中可以进一步处理每个节点实例而不必考虑外部因素对节点实例的影响。然后，系统通过仅处理每个节点实例一次对基于实例的表示进行进一步的处理，由此在布局中的多个节点实例的出现上不必重复该处理。

2. 发明授权

US06505327B2 Generating an instance-based representation of a design hierarchy 有权
标题翻译：生成设计层次结构的基于实例的表示
公开(公告)号：US06505327B2
公开(公告)日：2003-01-07
申请号：US09835313
申请日：2001-04-13
申请人： Chin-hsen Lin
发明人： Chin-hsen Lin
IPC分类号： G06F1750
CPC分类号： G06F17/5081
摘要： One embodiment of the invention provides a system for generating an instance-based representation of a set of geometrical features that comprise a layout of a circuit on a semiconductor chip. This system operates by receiving a design hierarchy specifying the layout of the circuit, wherein the design hierarchy includes a set of hierarchically organized nodes. Within this design hierarchy, a given node specifies a geometrical feature, which can be comprised of lower-level geometrical features. These lower-level geometrical features are represented by lower-level nodes that appear under the given node in the design hierarchy. Furthermore, the layout of the given node is specified by a first cell, which in turn specifies the layout of one or more nodes in the design hierarchy. For each node within the design hierarchy, the system determines how interactions with the node's siblings and/or parent, and possibly other surrounding geometries, change the layout of the node as specified by the first cell. If the changes result in a new node for which no instance has been created, the system creates a new instance for the node.
摘要翻译：本发明的一个实施例提供了一种用于生成包括半导体芯片上的电路的布局的一组几何特征的基于实例的表示的系统。该系统通过接收指定电路的布局的设计层级来操作，其中设计层级包括一组分层组织的节点。在该设计层次结构中，给定节点指定几何特征，其可以由较低级几何特征组成。这些较低级别的几何特征由出现在设计层次结构中给定节点下方的较低级节点表示。此外，给定节点的布局由第一单元格指定，第一单元又指定设计层级中一个或多个节点的布局。对于设计层次结构中的每个节点，系统确定与节点的兄弟和/或父节点以及可能的其他周围几何形状的交互如何改变由第一个单元格指定的节点的布局。如果更改导致没有创建实例的新节点，系统将为该节点创建一个新实例。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式