专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07266796B1 Fastplace method for integrated circuit design 失效
标题翻译：集成电路设计的Fastplace方法
公开(公告)号：US07266796B1
公开(公告)日：2007-09-04
申请号：US11102381
申请日：2005-04-08
申请人： Chris Chong-Nuen Chu , Natarajan Viswanathan
发明人： Chris Chong-Nuen Chu , Natarajan Viswanathan
IPC分类号： G06F17/50
CPC分类号： G06F17/5072
摘要： A method for efficient analytical placement of standard cell designs includes obtaining a placement of cells using a wirelength objective function, modifying the placement of cells by cell shifting to redistribute cells to thereby reduce cell overlap, and refining the placement of cells to thereby reduce wirelength using a half-perimeter bounding rectangle-measure. Preferably the wirelength the wirelength objective function is a quadratic objective function which is solved using a hybrid net model. The hybrid net model preferably uses a clique model for two-pin and three-pin nets and a star model for nets having at least four pins. The use of the hybrid net model reduces a number of non-zero entries in a connectivity matrix.
摘要翻译：用于标准细胞设计的有效分析放置的方法包括使用线长目标函数获得细胞的放置，通过细胞移动修改细胞的位置以重新分布细胞，从而减少细胞重叠，以及细化细胞的放置，从而减少使用半边界边界矩形测量。优选地，线长度目标函数是使用混合网络模型求解的二次目标函数。混合网络模型优选地使用用于双引脚和三引脚网络的集群模型和具有至少四个引脚的网络的星型模型。混合网络模型的使用减少了连接矩阵中的非零条目数量。

IPRDB

热门服务

关于我们

友情链接

联系方式