会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 9. 发明授权
      US6089763A Semiconductor wafer processing system 有权
    • Semiconductor wafer processing system
    • 半导体晶圆处理系统
    • US6089763A
    • 2000-07-18
    • US139270
    • 1998-08-25
    • Jin-Young Choi , Hee-Young Kang , Kyung-Dae Park , Tae-Su Kim , Jun-Seong Lee , Dong-Ho Kim , Sung-Yun Kang , Jai-Moon Ryu , Han-Kil Kang
    • Jin-Young Choi , Hee-Young Kang , Kyung-Dae Park , Tae-Su Kim , Jun-Seong Lee , Dong-Ho Kim , Sung-Yun Kang , Jai-Moon Ryu , Han-Kil Kang
    • H01L21/027 , H01L21/677 , G03D5/00 , H01L21/00
    • H01L21/67778 , Y10S414/135
    • A semiconductor wafer processing system having a multi-layered arrangement of wafer processing units included in a spinner to carry out photoresist coating and developing processes for the formation of micro patterns on semiconductor wafers, thereby enabling an easy increase in those processing units coping with an introduction of new processes without increasing the occupying space of the processing units, while being capable of achieving accurate wafer feeding and loading operations, and minimizing the consumption of a chemical solvent coated over wafers. The system includes groups of modules each being selected from first and second modules. The first module includes a plurality of bake units each having bake boxes arranged in a multi-layered fashion, the bake units being arranged adjacent to one another in the wafer feeding direction, and a spin unit, such as a spine coater or a spine developer, fixedly mounted on the bake units. The second module includes a plurality of wafer edge exposure units arranged in a multi-layered fashion while being arranged in such a fashion that they are adjacent to one another in the wafer feeding direction, and a spin unit fixedly mounted on the wafer edge exposure units. Each module group constitute a station, together with a feeding robot. A feeing interface or buffer stocker is arranged between adjacent stations.
    • 一种半导体晶片处理系统，其具有包括在旋转器中的晶片处理单元的多层布置，以执行光致抗蚀剂涂层和用于在半导体晶片上形成微图案的显影工艺，从而使得能够容易地增加处理单元以应对导入 的新工艺，而不增加处理单元的占用空间，同时能够实现精确的晶片进给和加载操作，并且使涂覆在晶片上的化学溶剂的消耗最小化。 该系统包括从第一和第二模块中选择的模块组。 第一模块包括多个烘烤单元，每个烘烤单元具有以多层方式布置的烘箱，烘烤单元在晶片进给方向上彼此相邻布置，并且旋转单元例如脊柱涂布机或脊柱显影剂 ，固定在烘烤单元上。 第二模块包括以多层方式布置的多个晶片边缘曝光单元，其排列方式使得它们在晶片馈送方向上彼此相邻，并且固定地安装在晶片边缘曝光单元上的旋转单元 。 每个模块组与进给机器人一起构成一个工位。 在相邻站之间安排一个费用接口或缓冲存储器。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号