专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003001531A1 PROPORTIONAL TO TEMPERATURE VOLTAGE GENERATOR 审中-公开
标题翻译：比例为温度电压发生器
公开(公告)号：WO2003001531A1
公开(公告)日：2003-01-03
申请号：PCT/US2002/019546
申请日：2002-06-20
申请人： CYPRESS SEMICONDUCTOR CORP.
发明人： FISCUS, Timothy, E.
IPC分类号： G11C7/00
CPC分类号： G11C11/406 , G11C5/147 , G11C7/04 , G11C11/40626
摘要： A biasing circuit (100) comprising a first circuit (102) and a second circuit (104). The first circuit may be configured to generate a first bias signal (VBIAS) and a second bias signal (VREF). The second bias signal may be defined by a threshold voltage (118) and a first resistance (R). The second circuit may be configured to generate a third bias signal (PCTR) in response to the first and the second bias signals and a second resistance (R1). The third bias signal may have a magnitude that is linearly proportional to absolute temperature (PTAT) and be configured to vary a refresh rate of a memory cell in response to changes in temperature.
摘要翻译：偏置电路（100），包括第一电路（102）和第二电路（104）。第一电路可以被配置为产生第一偏置信号（VBIAS）和第二偏置信号（VREF）。第二偏置信号可以由阈值电压（118）和第一电阻（R）限定。第二电路可以被配置为响应于第一和第二偏置信号和第二电阻（R1）产生第三偏置信号（PCTR）。第三偏置信号可以具有与绝对温度（PTAT）成线性比例的幅度，并且被配置为响应于温度变化来改变存储器单元的刷新率。

2. 发明申请

WO2003039003A1 METHOD AND ARCHITECTURE FOR SELF-CLOCKING DIGITAL DELAY LOCKED LOOP 审中-公开
标题翻译：自锁数字延迟锁定环路的方法与架构
公开(公告)号：WO2003039003A1
公开(公告)日：2003-05-08
申请号：PCT/US2002/034665
申请日：2002-10-29
申请人： CYPRESS SEMICONDUCTOR CORP.
发明人： FISCUS, Timothy, E.
IPC分类号： H03L7/06
CPC分类号： H03L7/0891 , H03L7/0814 , H03L7/087 , H03L7/089
摘要： An apparatus (100) comprises a delay line (112) and a control circuit (116). The delay line (112) is configured to generate an output signal (132) in response to an input signal (122) and one or more control signals (137, 138). The delay line (112) is self-clocked. A phase of the output signal (132) is adjusted in response to the one or more control signals (137, 138). The control circuit (116) is configured to generate the one or more control signals (137, 138) in response to the input signal (122) and the output signal (132).
摘要翻译：装置（100）包括延迟线（112）和控制电路（116）。延迟线（112）被配置为响应于输入信号（122）和一个或多个控制信号（137,138）而产生输出信号（132）。延迟线（112）是自定时的。响应于一个或多个控制信号（137,138），调整输出信号（132）的相位。控制电路（116）被配置为响应于输入信号（122）和输出信号（132）产生一个或多个控制信号（137,138）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式