专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009103921A1 PROCÉDÉ D'AJUSTEMENT DE LA TENSION DE SEUIL D'UN TRANSISTOR PAR UNE COUCHE DE PIÉGEAGE ENTERRÉE 审中-公开
标题翻译：通过一个BURIED TRAPPING层调整晶体管的阈值电压的方法
公开(公告)号：WO2009103921A1
公开(公告)日：2009-08-27
申请号：PCT/FR2009/050212
申请日：2009-02-11
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , ANDRIEU, François , AUGENDRE, Emmanuel , CLAVELIER, Laurent , KOSTRZEWA, Marek
发明人： ANDRIEU, François , AUGENDRE, Emmanuel , CLAVELIER, Laurent , KOSTRZEWA, Marek
IPC分类号： H01L29/786 , H01L29/792
CPC分类号： H01L29/42348 , H01L21/84 , H01L27/1203 , H01L29/792
摘要： Le procédé comporte, pour la réalisation d'un sous-ensemble électronique : une étape d'assemblage d'une couche de semi-conducteur (103) portant au moins un premier transistor (110) à tension de seuil ajustable et d'une couche d'isolant (102, 105) et; une étape de formation dans la couche d'isolant, à une première profondeur prédéterminée, d'une première zone de piégeage (220) s'étendant au moins sous un canal dudit premier transistor et comportant des pièges avec une densité supérieure à la densité de pièges à l'extérieur de ladite première zone de piégeage de telle manière que la couche de semi-conducteur et la première zone de piégeage soient en couplage capacitif, l'information utile dudit premier transistor étant le transport des charges au sein de ce transistor. Dans des modes de réalisation, on forme une deuxième zone de piégeage s'étendant au moins sous un canal d'un deuxième transistor par une deuxième implantation avec une énergie et/ou une dose et/ou des atomes différents de ceux utilisés pour la première zone de piégeage.
摘要翻译：该方法包括用于生产电子组件的装配步骤，其中至少具有可调阈值电压的第一晶体管（110）的半导体层（103）连接到绝缘体层（102,105） ; 以及形成步骤，其中在预定的第一深度处在所述绝缘层中形成第一捕获区（220），所述第一捕获区至少在所述第一晶体管的沟道下方延伸，并具有比密度陷阱在所述第一捕获区之外，使得半导体层和第一捕获区电容耦合，来自所述第一晶体管的有用信息是该晶体管内的电荷传输。在某些实施例中，至少在第二晶体管的沟道下方延伸的第二捕获区通过具有与用于第一捕获区的那些不同的能量和/或剂量和/或原子的第二注入形成。

2. 发明申请

WO2007065985A1 TRANSISTOR DE TYPE I-MOS COMPORTANT DEUX GRILLES INDEPENDANTES, ET PROCEDE D'UTILISATION D'UN TEL TRANSISTOR 审中-公开
标题翻译：包含两个独立门的I-MOS型晶体管和使用这种晶体管的方法
公开(公告)号：WO2007065985A1
公开(公告)日：2007-06-14
申请号：PCT/FR2006/002628
申请日：2006-12-01
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , LE ROYER, Cyrille , FAYNOT, Olivier , CLAVELIER, Laurent
发明人： LE ROYER, Cyrille , FAYNOT, Olivier , CLAVELIER, Laurent
IPC分类号： H01L29/739
CPC分类号： H01L27/1057 , H01L29/7391
摘要： Le transistor comporte une source (1), un drain (2) séparées par une zone intermédiaire (I) de faible dopage. La zone intermédiaire (I) forme des première (3) et seconde (4) jonctions respectivement avec la source (1) et avec le drain (2). Le transistor comporte une première grille (5) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la première jonction (3), et une seconde grille (6) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la seconde jonction (4).
摘要翻译：晶体管包括由轻掺杂中间区（I）分离的源（1）和漏极（2）。中间区域（I）分别与源极（1）和漏极（2）形成第一（3）和第二（4）结。晶体管包括用于在第一结（3）的一侧上产生中间区（I）中的电场的第一栅极（5）和用于在中间区域（... I）在第二结（4）侧。

3. 发明申请

WO2010049654A1 PROCEDE D'ELABORATION D'UN SUBSTRAT HYBRIDE AYANT UNE COUCHE CONTINUE ELECTRIQUEMENT ISOLANTE ENTERREE 审中-公开
标题翻译：用嵌入式电绝缘连续层生产混合基板的方法
公开(公告)号：WO2010049654A1
公开(公告)日：2010-05-06
申请号：PCT/FR2009/052091
申请日：2009-10-29
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , SIGNAMARCHEIX, Thomas , FOURNEL, Franck , CLAVELIER, Laurent , DEGUET, Chrystel
发明人： SIGNAMARCHEIX, Thomas , FOURNEL, Franck , CLAVELIER, Laurent , DEGUET, Chrystel
IPC分类号： H01L21/762 , H01L21/84
CPC分类号： H01L21/76254
摘要： Un procédé d'élaboration d'un substrat hybride comporte les étapes suivantes : on prépare un premier substrat (10) comportant une couche mixte qui est longée par une couche sous-jacente continue électriquement isolante (11) et qui est formée de premières zones monocristallines (12A) et de secondes zones adjacentes (12B) en un matériau sous forme amorphe, ces secondes zones formant au moins une partie de la surface libre de ce premier substrat; on colle à ce premier substrat, par collage moléculaire hydrophobe sur au moins ces zones amorphes, un second substrat (20) comportant en surface une couche de référence ayant une orientation cristallographique donnée; on provoque la recristallisation en phase solide d'au moins une partie des zones amorphes suivant l'orientation cristallographique de la couche de référence, et on sépare les deux substrats à l'interface de collage.
摘要翻译：本发明涉及一种制备混合基片的方法，包括以下步骤： - 制备第一基片（10），其包括由下面的电绝缘连续层（11）延伸并由第一单晶区域（12A）和第二相邻区域（12B），所述第二区域构成所述第一基板的自由表面的至少一部分; 在其表面上包含具有预定晶体取向的参考层的第二基板（20）至少通过疏水分子键结合到所述第一基板到所述非晶区域; 根据参考层的结晶取向进行至少部分非晶区域至固相的再结晶，并且在键合界面分离两个基板。

4. 发明申请

WO2007020351A1 PROCÉDÉ DE REPORT D'UNE COUCHE MINCE SUR UN SUPPORT 审中-公开
标题翻译：将薄膜转移到支持上的方法
公开(公告)号：WO2007020351A1
公开(公告)日：2007-02-22
申请号：PCT/FR2006/001945
申请日：2006-08-11
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , DEGUET, Chrystel , CLAVELIER, Laurent , DECHAMP, Jérôme
发明人： DEGUET, Chrystel , CLAVELIER, Laurent , DECHAMP, Jérôme
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , Y10T156/1052 , Y10T156/109
摘要： Un procédé de report d'une couche mince sur un premier support (18), comprend les étapes suivantes : - fourniture d'une structure comportant une couche (3) dont une partie au moins est issue d'un substrat massif d'un premier matériau et solidaire d'un second support (6, 10) présentant un coefficient de dilatation thermique différent de celui du premier matériau et proche de celui du premier support ; - formation dans la couche (3) d'une zone fragilisée enterrée (14) délimitant la couche mince à reporter ; - collage de la couche (3) solidaire du second support (6, 10) sur le premier support (18) ; - fracture de la couche (3) au niveau de la zone fragilisée (14).
摘要翻译：本发明涉及一种将薄膜转移到第一支撑件（18）上的方法，包括以下步骤：提供包括膜（3）的结构，其中至少一个部分来自第一材料的固体基底并且其牢固地连接到具有与第一材料不同的热膨胀系数并且接近于第一支撑件的热膨胀系数的第二支撑件（6,10），在膜（3）内形成脆化区域（14）限定要转印的薄膜，将固定在第二支撑体（6,10）上的薄膜（3）固定到第一支撑件（18）上，并且在脆化区域（14）处打破薄膜（3）。

5. 发明申请

WO2011042388A1 DISPOSITIF A ONDES ACOUSTIQUES COMPRENANT UN FILTRE A ONDES DE SURFACE ET UN FILTRE A ONDES DE VOLUME ET PROCEDE DE FABRICATION 审中-公开
标题翻译：包括表面波浪滤波器和大容量波形滤波器的声波装置及其制造方法
公开(公告)号：WO2011042388A1
公开(公告)日：2011-04-14
申请号：PCT/EP2010/064741
申请日：2010-10-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , DEGUET, Chrystel , CLAVELIER, Laurent , DEFAY, Emmanuel , REINHARDT, Alexandre
发明人： DEGUET, Chrystel , CLAVELIER, Laurent , DEFAY, Emmanuel , REINHARDT, Alexandre
IPC分类号： H03H3/02 , H03H3/08
CPC分类号： H03H3/08 , H03H3/02 , H03H2003/0071 , Y10T29/42
摘要： L'invention concerne un dispositif à ondes acoustiques comportant au moins un filtre à ondes acoustiques de surface (SAW) et un filtre à ondes acoustiques de volume (BAW), caractérisé en ce qu'il comprend sur un substrat comportant un second matériau piézoélectrique (P iézo2 ) : - un empilement de couches comportant au moins une première couche métallique (M 1 ) et une couche d'un premier matériau piézoélectrique (P iézo1 ) monocristallin; - l'empilement de couches étant partiellement gravé de manière à définir une première zone dans laquelle les premier et second matériaux piézoélectriques sont présents et une seconde zone dans laquelle le premier matériau piézoélectrique est absent; - une seconde métallisation (M 2 ) au niveau de la première zone pour définir le filtre à ondes acoustiques de volume intégrant le premier matériau piézoélectrique et une troisième métallisation (M 3 ) au niveau de la seconde zone pour définir le filtre à ondes acoustiques de surface intégrant le second matériau piézoélectrique. L'invention a aussi pour objet un procédé de fabrication du dispositif de l'invention exploitant avantageusement des étapes de report similaires à celles utilisées dans le procédé Smart Cut TM ou de collage/amincissement mécanique.
摘要翻译：本发明涉及一种包括至少一个表面声波（SAW）滤波器和一个体声波（BAW）滤波器）的声波装置，其特征在于，它包括在包括第二压电材料（Piézo2）的基板上：至少包括第一金属层（M1）和第一单晶压电材料层（Piézo1）的层，其中所述层的一部分被部分蚀刻以限定其中存在第一和第二压电材料的第一区域;以及第一压电材料不存在的第二区域; 在所述第一区域处的第二金属化（M2），用于限定集成所述第一压电材料的所述体声滤波器;以及在所述第二区域处的第三金属化（M3），用于限定整合所述第二压电材料的表面声波滤波器。本发明还涉及用于制造本发明的装置的方法，有利地使用与所使用的应用步骤相似的应用步骤是Smart Cut TM方法或机械粘合/变薄步骤。

6. 发明申请

WO2010112540A1 EPITAXIAL METHODS AND STRUCTURES FOR REDUCING SURFACE DISLOCATION DENSITY IN SEMICONDUCTOR MATERIALS 审中-公开
标题翻译：用于减少半导体材料表面偏离密度的外延方法和结构
公开(公告)号：WO2010112540A1
公开(公告)日：2010-10-07
申请号：PCT/EP2010/054276
申请日：2010-03-31
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , ARENA, Chantal , CLAVELIER, Laurent , RABAROT, Marc
发明人： ARENA, Chantal , CLAVELIER, Laurent , RABAROT, Marc
IPC分类号： H01L21/20 , H01L21/02
CPC分类号： H01L21/02639 , H01L21/0237 , H01L21/0242 , H01L21/02458 , H01L21/0254
摘要： The invention provides methods and structures for reducing surface dislocations of a semiconductor layer, and can be employed during the epitaxial growth of semiconductor structures and layers comprising Ill-nitride materials. Embodiments involve the formation of a plurality of dislocation pit plugs to prevent propagation of dislocations from an underlying layer of material into a following semiconductor layer of material.
摘要翻译：本发明提供了用于减少半导体层表面位错的方法和结构，并且可以在半导体结构和包含III族氮化物材料的层的外延生长期间使用。实施例涉及形成多个位错坑塞，以防止位错从材料的下层扩散到随后的材料半导体层中。

7. 发明申请

WO2008155379A2 TRANSISTOR A EFFET DE CHAMP A CONTACTS ELECTRIQUES ALTERNES 审中-公开
标题翻译：具有替代电气触点的场效应晶体管
公开(公告)号：WO2008155379A2
公开(公告)日：2008-12-24
申请号：PCT/EP2008/057773
申请日：2008-06-19
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , MAYER, Frédéric , CLAVELIER, Laurent , POIROUX, Thierry , BILLIOT, Gérard
发明人： MAYER, Frédéric , CLAVELIER, Laurent , POIROUX, Thierry , BILLIOT, Gérard
IPC分类号： H01L29/786 , H01L21/336 , H01L29/423
CPC分类号： H01L29/7855 , H01L29/41791 , H01L29/66795
摘要： Transistor a effet de champ (100) comportant : - une couche support (104), - une pluralité de zones actives (106) a base de semi-conducteur, chaque zone active étant destinée a former un canal et disposée entre deux grilles (112) situées l'une a cote de l'autre consécutivement, les zones actives et les grilles étant disposées sur Ia couche support, chaque grille comportant une première face du cote de Ia couche support et une seconde face opposée a Ia première face, - Ia seconde face d'une première des deux grilles étant reliée électriquement a un premier contact électrique (118, 122, 124) réalisé sur Ia seconde face de ladite première des deux grilles, et Ia première face d'une seconde des deux grilles étant reliée électriquement a un second contact électrique (118, 130, 132) traversant Ia couche support, les grilles du transistor n'étant pas reliées électriquement entre elles.
摘要翻译：场效应晶体管（100）包括： - 支撑层（104）， - 多个基于半导体的有源区（106），每个有源区旨在形成通道并设置在位于另一个旁边的两个栅极（112）之间连续地，活动区域和门设置在支撑层上，每个门包括在支撑层侧面的第一面和与第一面相对的第二面， - 两个门中的第一个的第二面被连接电连接到在所述两个栅极中的所述第一栅极的第二面上形成的第一电触点（118,122,124），并且所述两个栅极中的第二栅极的第一面电连接到第二电触头（118,130,124） 132）通过支撑层，晶体管的栅极不是电互连的。

8. 发明申请

WO2011048318A1 PROCEDE DE FABRICATION D'UNE ECRAN A TRES HAUTE RESOLUTION UTILISANT UN FILM CONDUCTEUR EMISSIF ANISOTROPIQUE A BASE DE NANOFILS 审中-公开
标题翻译：使用基于纳米级的发射异相导电膜制造高分辨率屏幕的方法
公开(公告)号：WO2011048318A1
公开(公告)日：2011-04-28
申请号：PCT/FR2010/052218
申请日：2010-10-19
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , TEMPLIER, François , CLAVELIER, Laurent , RABAROT, Marc
发明人： TEMPLIER, François , CLAVELIER, Laurent , RABAROT, Marc
IPC分类号： H01L27/15
CPC分类号： H01L27/156 , B82Y20/00 , H01L33/0079 , H01L33/08 , H01L33/18 , H01L2924/0002 , H01L2924/00
摘要： Pour réaliser un écran émissif à pixels on forme une matrice active de pixels (1) longée par une première couche formant électrode (2), ces pixels étant répartis selon une distribution déterminée, on forme un substrat anisotrope (3) formé d'un ensemble de diodes électroluminescentes constituées respectivement de nanofils (4) parallèles et répartis dans une matrice isolante (5) transversalement à son épaisseur, i.e. verticalement avec une densité supérieure à celle des pixels, indépendamment de la distribution déterminée des pixels, on relie le substrat à la matrice active de pixels, d'une manière telle que seuls des sous-groupes (4A, 4B) de ces nanofils sont reliés, par une première extrémité, à des électrodes de pixel distinctes (2A, 2B) définies dans la couche formant électrode selon la distribution des pixels de la matrice active de pixels, tandis qu'au moins ces sous -groupes de nanofils sont électriquement connectés, par une autre extrémité, à une électrode commune (6), ces sous -groupes étant délimités au moment de cette étape de liaison en rendant émissivement inactifs les nanofils du substrat qui sont disposés entre ces sous-groupes.
摘要翻译：本发明涉及一种用于制造发射像素屏幕的方法，包括形成有源像素矩阵（1），第一电极形成层沿着该像素矩阵运行，所述像素根据预定分布布置; 形成由一组发光二极管组成的各向异性基板（3），每个发光二极管由平行的纳米线（4）构成，所述平行的纳米线（4）分布在横向于其主体的绝缘基体（5）不管像素的预定分布如何; 将衬底连接到有源像素矩阵，使得仅通过第一端将所述纳米线的子组（4A，4B）连接到在电极形成层中限定的分离的像素电极（2A，2B），根据对于有源像素矩阵中的像素的分布，而至少所述纳米线的子组通过另一端电连接到公共电极（6），所述子组在所述连接步骤期间被限定使得布置在所述子组之间的衬底的纳米线发射不活动。

9. 发明申请

WO2010049657A1 PROCEDE DE FORMATION D'UNE COUCHE MONOCRISTALLINE DANS LE DOMAINE MICRO-ELECTRONIQUE 审中-公开
标题翻译：在微电子领域形成单晶膜的方法
公开(公告)号：WO2010049657A1
公开(公告)日：2010-05-06
申请号：PCT/FR2009/052096
申请日：2009-10-29
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , FOURNEL, Franck , SIGNAMARCHEIX, Thomas , CLAVELIER, Laurent , DEGUET, Chrystel
发明人： FOURNEL, Franck , SIGNAMARCHEIX, Thomas , CLAVELIER, Laurent , DEGUET, Chrystel
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/02524 , H01L21/02538 , H01L21/02603 , H01L21/02667
摘要： Un procédé de formation d'une couche mince en un matériau donné comporte les étapes suivantes : on prépare un premier substrat 10 comportant, en surface, une couche amorphe et/ou polycristalline 12 dudit matériau donné; on colle à ce premier substrat, par collage moléculaire hydrophobe, un second substrat 20 comportant en surface une couche monocristalline de référence 21, ayant une orientation cristallographique donnée; on applique au moins à la couche amorphe et/ou polycristalline un traitement thermique adapté à provoquer la recristallisation en phase solide d'au moins une partie de cette couche amorphe et/ou polycristalline 12 suivant l'orientation cristallographique de la couche de référence 22, cette couche de référence agissant en tant que germe de recristallisation; et on sépare la couche au moins en partie recristallisée vis-à-vis d'au moins une partie de la couche de référence.
摘要翻译：用于形成给定材料的薄膜的方法包括以下步骤：制备表面上具有所述给定材料的无定形和/或多晶薄膜12的第一基底10; 通过疏水性直接键合（分子粘合）将第二基板20接合到该第一基板，所述第二基板在其表面具有给定结晶取向的单晶参考膜21; 至少对非晶和/或多晶膜施加热处理，所述热处理设计成使得该非晶和/或多晶膜12的至少一部分沿着参考膜的结晶取向进行固相重结晶 21，该参比膜作为再结晶种子; 并且至少部分重结晶的膜与参考膜的至少一部分分离。

10. 发明申请

WO2007036631A1 PROCÉDÉ DE FABRICATION D'UN ÉLÉMENT EN COUCHES MINCES 审中-公开
标题翻译：制造薄膜元件的方法
公开(公告)号：WO2007036631A1
公开(公告)日：2007-04-05
申请号：PCT/FR2006/002184
申请日：2006-09-25
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , DEGUET, Chrystel , CLAVELIER, Laurent
发明人： DEGUET, Chrystel , CLAVELIER, Laurent
IPC分类号： H01L21/20
CPC分类号： H01L21/2007
摘要： L'invention vise un procédé de fabrication d'un élément en couches minces, caractérisé par les étapes suivantes : - croissance par épitaxie d'une couche cristalline (4) d'un premier matériau sur une couche cristalline (2) d'un support (2) formée dans un second matériau différent du premier matériau, ladite couche du premier matériau (4) ayant une épaisseur telle que son paramètre de maille est déterminé par celui de la couche cristalline (2) du support (2) ; - formation d'une couche de diélectrique (8) du côté de la face de ladite couche du premier matériau (4) opposée au support (2) pour former une structure donneuse (2, 4, 8) ; - assemblage de la structure donneuse (2, 4, 8) avec un substrat de réception (10) ; - élimination du support (2).
摘要翻译：本发明涉及一种制备薄膜元件的方法，其特征在于包括以下步骤：将第一材料的晶体层（4）外延生长在形成于其中的支撑体（2）的晶体层（2）上与第一材料不同的第二材料，所述第一材料层（4）的厚度使得其网格参数由支撑体（2）的晶体层（2）的厚度确定; 在与所述载体（2）相对的所述第一材料层的表面侧上形成介电层（8）以形成施主结构（2,4,8）; 将所述施主结构（2,4,8）与接收层（10）组装; 移除支架（2）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式