专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08431981B2 Semiconductor memory device having vertical transistor and buried bit line and method for fabricating the same 有权
标题翻译：具有垂直晶体管和埋入位线的半导体存储器件及其制造方法
公开(公告)号：US08431981B2
公开(公告)日：2013-04-30
申请号：US13077116
申请日：2011-03-31
申请人： Baek Mann Kim , Jun Ki Kim , Yong Seok Eun , Kyong Bong Rouh
发明人： Baek Mann Kim , Jun Ki Kim , Yong Seok Eun , Kyong Bong Rouh
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/10876 , H01L21/2257 , H01L27/10888 , H01L29/456 , H01L29/66666 , H01L29/7827
摘要： A semiconductor memory device includes an active region protruding upward from a substrate, wherein the active region is arranged next to a trench on the substrate, a first impurity region formed at an upper portion of the active region, a second impurity region formed at a lower portion of the active region, a gate dielectric layer formed along a side of the active region between the first impurity region and the second impurity region, a gate electrode layer formed on the gate dielectric layer, a buried bit line formed at a lower portion of the trench, and a polysilicon layer formed over the buried bit line, wherein the polysilicon layer electrically connects the buried bit line with the second impurity region.
摘要翻译：半导体存储器件包括从衬底向上突出的有源区，其中有源区布置在衬底上的沟槽旁边，形成在有源区的上部的第一杂质区，形成在下部的第二杂质区有源区的一部分，沿着第一杂质区和第二杂质区之间的有源区的一侧形成的栅介质层，形成在栅介质层上的栅电极层，形成在栅电介质层的下部的掩埋位线所述沟槽和形成在所述掩埋位线上的多晶硅层，其中所述多晶硅层将所述掩埋位线与所述第二杂质区电连接。

2. 发明授权

US08878272B2 Semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region 有权
标题翻译：半导体器件具有在与周边区域分离的单元区域中的电容器的堆叠存储节点
公开(公告)号：US08878272B2
公开(公告)日：2014-11-04
申请号：US13337481
申请日：2011-12-27
申请人： Jun Ki Kim
发明人： Jun Ki Kim
IPC分类号： H01L27/108 , H01L21/02 , H01L49/02 , H01L21/768
CPC分类号： H01L28/60 , H01L21/30625 , H01L21/76802 , H01L21/76877 , H01L21/76885 , H01L21/76895 , H01L27/10844 , H01L27/10852 , H01L27/10894 , H01L28/91
摘要： Methods of fabricating a semiconductor device are provided. The method includes forming a first mold layer on a in a cell region and a peripheral region, forming first storage nodes penetrating the first mold layer in the cell region and a first contact penetrating the first mold layer in the peripheral region, forming a second mold layer on the first mold layer, forming second storage nodes that penetrate the second mold layer to be connected to respective ones of the first storage nodes, removing the second mold layer in the cell and peripheral regions and the first mold layer in the cell region to leave the first mold layer in the peripheral region, and forming a second contact that penetrates a first interlayer insulation layer to be connected to the first contact. Related devices are also provided.
摘要翻译：提供制造半导体器件的方法。该方法包括在单元区域和周边区域中形成第一模具层，形成穿过单元区域中的第一模具层的第一存储节点和在周边区域中贯穿第一模具层的第一触点，形成第二模具形成在第一模具层上的第二存储节点，形成穿过第二模具层的第二存储节点，以连接到第一存储节点中的相应的第一存储节点，将单元区域中的第二模具层和单元区域中的第一模具层移除到离开第一模具层在周边区域，并形成穿过第一层间绝缘层以连接到第一触点的第二触点。还提供了相关设备。

3. 发明授权

US08629062B2 Method for forming tungsten film having low resistivity and good surface roughness and method for forming wiring of semiconductor device using the same 有权
标题翻译：用于形成具有低电阻率和良好的表面粗糙度的钨膜的形成方法以及使用其形成半导体器件布线的方法
公开(公告)号：US08629062B2
公开(公告)日：2014-01-14
申请号：US11965179
申请日：2007-12-27
申请人： Ga Young Ha , Jun Ki Kim
发明人： Ga Young Ha , Jun Ki Kim
IPC分类号： H01L21/44
CPC分类号： H01L21/2855 , H01L21/28061 , H01L29/4941
摘要： A method for forming a tungsten film includes forming a tungsten nucleation layer having an amorphous-phase or a β-phase over a semiconductor substrate. A first tungsten layer having a crystalline α-phase is then formed over the tungsten nucleation layer to form a low resistivity tungsten film. A second tungsten layer is formed over the first tungsten layer by a physical vapor deposition process, and the second tungsten layer has a large grain size similar to that of the low resistivity tungsten film. The tungsten film has both good surface roughness and low resistivity, thus enhancing the production yield and reliability of a semiconductor device.
摘要翻译：形成钨膜的方法包括在半导体衬底上形成具有非晶相或β相的钨成核层。然后在钨成核层上形成具有结晶α相的第一钨层以形成低电阻率钨膜。通过物理气相沉积工艺在第一钨层之上形成第二钨层，并且第二钨层具有与低电阻率钨膜类似的大晶粒尺寸。钨膜具有良好的表面粗糙度和低电阻率，从而提高半导体器件的产量和可靠性。

4. 外观设计

USD687084S1 Projector 有权
公开(公告)号：USD687084S1
公开(公告)日：2013-07-30
申请号：US29412827
申请日：2012-02-08
申请人： Jae Won Lim , Jun Ki Kim , Seung Mo Kang , Hyung Yuel Kim
设计人： Jae Won Lim , Jun Ki Kim , Seung Mo Kang , Hyung Yuel Kim

5. 外观设计

USD618641S1 LCD television receiver 有权
公开(公告)号：USD618641S1
公开(公告)日：2010-06-29
申请号：US29346103
申请日：2009-10-27
申请人： Hyung Yuel Kim , Jun Ki Kim , Sang Gi Kim , Mi Sun Park
设计人： Hyung Yuel Kim , Jun Ki Kim , Sang Gi Kim , Mi Sun Park

6. 发明申请

US20140123488A1 APPARATUS FOR FILLING A WAFER VIA WITH SOLDER AND HAVING A PRESSURE UNIT, AND METHOD FOR FILLING A WAFER VIA WITH SOLDER USING SAME 有权
标题翻译：用于通过焊料填充水槽并具有压力单元的装置，以及用于通过使用焊接装置与焊接器一起填充的方法的装置
公开(公告)号：US20140123488A1
公开(公告)日：2014-05-08
申请号：US14129076
申请日：2012-07-10
申请人： Sehoon Yoo , Chang Woo Lee , Jun Ki Kim , Jeong Han Kim , Young Ki Ko
发明人： Sehoon Yoo , Chang Woo Lee , Jun Ki Kim , Jeong Han Kim , Young Ki Ko
IPC分类号： H05K3/00
CPC分类号： H05K3/0094 , H01L21/76898 , H01L2924/0002 , Y10T29/49165 , Y10T29/5193
摘要： A wafer via solder filling device includes a solder bath comprising an accommodation space for accommodating a molten solder, with an open top, and an air outlet for exhausting air from the accommodation space; a fixing unit for fixing the wafer having a via formed in one surface in the accommodation space to seal the accommodation space airtight; and a pressing unit for pressing a bottom of the molten solder arranged in the solder bath and moving the molten solder upward, to fill the molten solder in the via.
摘要翻译：晶片通过焊料填充装置包括焊料槽，其包括用于容纳熔融焊料的容纳空间和开口顶部，以及用于从容纳空间排出空气的空气出口; 固定单元，用于固定具有形成在容纳空间中的一个表面中的通孔的晶片，以密封住容纳空间; 以及按压单元，用于按压布置在焊料槽中的熔融焊料的底部并向上移动熔融焊料，以填充通孔中的熔融焊料。

7. 外观设计

USD659661S1 PDP television receiver 有权
公开(公告)号：USD659661S1
公开(公告)日：2012-05-15
申请号：US29402116
申请日：2011-09-21
申请人： Jae Won Lim , Jun Ki Kim , Seung Mo Kang
设计人： Jae Won Lim , Jun Ki Kim , Seung Mo Kang

8. 外观设计

USD605146S1 Television 有权
公开(公告)号：USD605146S1
公开(公告)日：2009-12-01
申请号：US29311141
申请日：2008-12-31
申请人： Yeon Jin Kim , Mi Sun Park , Jun Ki Kim
设计人： Yeon Jin Kim , Mi Sun Park , Jun Ki Kim

9. 发明授权

US07276443B2 Method for forming metal wiring in semiconductor device 失效
标题翻译：在半导体器件中形成金属布线的方法
公开(公告)号：US07276443B2
公开(公告)日：2007-10-02
申请号：US11134640
申请日：2005-05-20
申请人： Soo Hyun Kim , Jun Ki Kim
发明人： Soo Hyun Kim , Jun Ki Kim
IPC分类号： H01L21/44
CPC分类号： H01L21/76877 , H01L21/28556 , H01L21/28562
摘要： Disclosed is a method for forming a metal wiring in a semiconductor device in order to improve the operational speed of the semiconductor device. The method includes the steps of depositing an interlayer dielectric film on a silicon substrate, in which the interlayer dielectric film has a contact hole for exposing a predetermined portion of the silicon substrate, depositing a barrier layer on the interlayer dielectric film having the contact hole, depositing a first tungsten layer on the barrier layer by using SiH4 as a reaction gas, depositing a second tungsten layer on the first tungsten layer by using B2H6 as a reaction gas, depositing a third tungsten layer on the second tungsten layer in such a manner that the contact hole is filled with the third tungsten layer, and selectively etching the third tungsten layer, the second tungsten layer, the first tungsten layer, and the barrier layer, thereby forming the metal wiring.
摘要翻译：公开了一种用于在半导体器件中形成金属布线以提高半导体器件的操作速度的方法。该方法包括以下步骤：在硅衬底上沉积层间电介质膜，其中层间电介质膜具有用于暴露硅衬底的预定部分的接触孔，在具有接触孔的层间电介质膜上沉积阻挡层，通过使用SiH 4 S作为反应气体在阻挡层上沉积第一钨层，通过使用B 2 H 2 H 2在第一钨层上沉积第二钨层，作为反应气体，以这样的方式在第二钨层上沉积第三钨层，使得接触孔填充有第三钨层，并且选择性地蚀刻第三钨层，第二钨层，第一钨层和阻挡层，从而形成金属布线。

10. 外观设计

USD451894S1 Television set 失效
公开(公告)号：USD451894S1
公开(公告)日：2001-12-11
申请号：US29128583
申请日：2000-08-29
申请人： Jun Ki Kim , Duk Ki Min
设计人： Jun Ki Kim , Duk Ki Min

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式