会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明授权
      US07564104B2 Low ohmic layout technique for MOS transistors 失效
    • Low ohmic layout technique for MOS transistors
    • MOS晶体管的低欧姆布局技术
    • US07564104B2
    • 2009-07-21
    • US12003579
    • 2007-12-28
    • Victor Fong
    • Victor Fong
    • H01L27/088
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • A transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 一种具有多个晶体管的晶体管驱动器电路，每个具有在衬底中形成的源区和漏区。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 4. 发明申请
      US20050250300A1 Low ohmic layout technique for MOS transistors 失效
    • Low ohmic layout technique for MOS transistors
    • MOS晶体管的低欧姆布局技术
    • US20050250300A1
    • 2005-11-10
    • US10840602
    • 2004-05-07
    • Victor Fong
    • Victor Fong
    • H01L21/44 , H01L23/482 , H01L23/528 , H01L29/417
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • The disclosure relates to a transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 本公开涉及具有多个晶体管的晶体管驱动器电路，每个具有形成在衬底中的源极和漏极区域。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明申请
      US20080105928A1 Low ohmic layout technique for MOS transistors 失效
    • Low ohmic layout technique for MOS transistors
    • MOS晶体管的低欧姆布局技术
    • US20080105928A1
    • 2008-05-08
    • US12003579
    • 2007-12-28
    • Victor Fong
    • Victor Fong
    • H01L27/105
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • A transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 一种具有多个晶体管的晶体管驱动器电路，每个具有在衬底中形成的源区和漏区。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US07326618B2 Low OHMIC layout technique for MOS transistors 失效
    • Low OHMIC layout technique for MOS transistors
    • MOS晶体管的低OHMIC布局技术
    • US07326618B2
    • 2008-02-05
    • US11504704
    • 2006-08-16
    • Victor Fong
    • Victor Fong
    • H01L21/336
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • A method of making a transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 一种制造具有多个晶体管的晶体管驱动器电路的方法，每个具有在衬底中形成的源极和漏极区域。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US07112855B2 Low ohmic layout technique for MOS transistors 失效
    • Low ohmic layout technique for MOS transistors
    • MOS晶体管的低欧姆布局技术
    • US07112855B2
    • 2006-09-26
    • US10840602
    • 2004-05-07
    • Victor Fong
    • Victor Fong
    • H01L29/76 , H01L29/94 , H01L31/062 , H01L31/113 , H01L31/119
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • The disclosure relates to a transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 本公开涉及具有多个晶体管的晶体管驱动器电路，每个具有形成在衬底中的源极和漏极区域。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20060275993A1 Low OHMIC layout technique for MOS transistors 失效
    • Low OHMIC layout technique for MOS transistors
    • MOS晶体管的低OHMIC布局技术
    • US20060275993A1
    • 2006-12-07
    • US11504704
    • 2006-08-16
    • Victor Fong
    • Victor Fong
    • H01L21/336
    • H01L29/41758 , H01L23/4824 , H01L23/528 , H01L27/0207 , H01L27/11898 , H01L2924/0002 , H01L2924/00
    • A method of making a transistor driver circuit with a plurality of transistors, each having source and drain regions formed in a substrate. At least first and second interconnect layers are formed on top of the substrate. A first plurality of contacts connect the source regions to one of the first or second interconnect layers. A second plurality of contacts connect the drain regions to the other of the first or second interconnect layers. The first and second interconnect layers cover a region above the substrate area in which the plurality of transistors reside so as to achieve a low ohmic result. The second interconnect layer has openings therein for one of the respective first or second plurality of contacts to pass therethrough and couple to the at least one first interconnect layer. Either the first or second interconnect layers can function as an input or output for the circuit.
    • 一种制造具有多个晶体管的晶体管驱动器电路的方法，每个具有在衬底中形成的源极和漏极区域。 至少第一和第二互连层形成在衬底的顶部上。 第一多个触点将源极区域连接到第一或第二互连层之一。 第二多个触点将漏极区域连接到第一或第二互连层中的另一个。 第一和第二互连层覆盖多个晶体管所在的衬底区域上方的区域，以便实现低的欧姆结果。 第二互连层在其中具有用于相应的第一或第二多个触点之一的开口以通过并耦合到至少一个第一互连层。 第一或第二互连层可以用作电路的输入或输出。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号