专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100282230B1 반도체 장치의 배선 제조 방법 失效
标题翻译：制造半导体器件布线的方法
公开(公告)号：KR100282230B1
公开(公告)日：2001-02-15
申请号：KR1019990004239
申请日：1999-02-08
申请人： 현대반도체 주식회사
发明人： 이원준 , 박진원
IPC分类号： H01L21/28
摘要： 본발명은반도체장치의배선제조방법에관한것으로서, 반도체기판상에제 1 절연층을형성하는공정과, 상기제 1 절연층내에제 1 개구를형성하는공정과, 상기제 1 개구에배리아층으로둘러싸인제 1 배선을다마신방법으로형성하는공정과, 상기제 1 배선상에적어도 1개이상의에치정지층을포함하는제 2 절연층을형성하는공정과, 상기제 2 절연층내에제 2 개구를형성하는공정과, H플라즈마처리로상기제 2 개구의측벽에증착된상기제 1 배선의산화막을환원하여상기제 1 배선의금속막을형성하는공정과, Cu(hfac)와 TMVS(Trimethylvinylsilane)의혼합가스를이용하여상기제 1 배선의금속막을제거하는공정과, 상기제 2 개구에상기배리아층으로둘러싸인제 2 배선을다마신방법으로형성하는공정을구비한다. 따라서, 본발명은구리(Copper) 다마신 (Damascene)공정으로형성된배선과비아(Via)를포함하는다층구조의메탈라이제이션에서비아부의구리화합물을 H플라즈마처리방법으로구리산화물로환원시키고, Cu(hfac)와 TMVS(Trimethylvinylsilane)의혼합가스로구리를제거함으로비아저항을낮춤과동시에비아측벽의구리(Cu)원자를제거하여구리의해로운효과를방지할수 있는잇점이있다.
摘要翻译：本发明涉及一种布线工艺的半导体衬底上制造半导体器件，在形成第一绝缘层，在所述第一绝缘层中形成第一开口，所述第一开口利雅层在船上的一个步骤在第一布线上形成包括至少一个或多个粘合层的第二绝缘层的步骤，在第二绝缘层中形成第二开口的步骤，步骤，所述第一步骤中，通过在沉积在第二开口到H等离子体处理的侧壁上的第一布线的第一布线金属膜减少的氧化膜的形成的Cu（HFAC）和TMVS（三甲基乙烯基硅烷），以形成一个uihon 总和包括以这样的方式形成饮用由折叠利雅层，并通过使用所述第一布线，所述第二多孔的气体中除去金属膜的步骤包围的第二线的步骤。因此，本发明是铜（铜）金属镶嵌（镶嵌），并通过多层结构的金属化包括布线和通孔（VIA）的零件的铜化合物的处理的减少是通过用H等离子体处理方法，铜一氧化铜形成有（HFAC）TMVS和（三甲基乙烯基硅烷）uihon总和铜（Cu），一个优点是可以去除的原子，以防止铜的有害影响，并在同一时间通过电阻通过降低侧壁去除铜的气体。

2. 发明授权

KR100268949B1 반도체 소자의 콘택홀 형성방법 失效
标题翻译：形成半导体器件接触孔的方法
公开(公告)号：KR100268949B1
公开(公告)日：2000-10-16
申请号：KR1019970077094
申请日：1997-12-29
申请人： 현대반도체 주식회사
发明人： 박진원 , 조우성
IPC分类号： H01L21/28
摘要： PURPOSE: A method for forming a contact hole of a semiconductor device is provided to improve the reliability of an interconnection line by reducing the formation of a polymer and a resistance of the contact hole. CONSTITUTION: A barrier metal layer(22) and an aluminum layer for metal interconnection and an ARC layer(24) are deposited on a semiconductor substrate(21) in sequence. Then, after coating a photoresist on the ARC layer, the photoresist is patterned by an exposure and developing process. A bottom metal interconnection line(23a) is formed by removing the ARC layer and the aluminum layer and the barrier metal layer selectively using the patterned photoresist as a mask. Then, the photoresist is removed and a conductive material like a TiN film is deposited by a PVD or a CVD method on the semiconductor substrate, and then a conductive side wall(26) is formed by etching back the conductive material on a side of the bottom metal interconnection line. And, an interlayer insulation film for planarization is deposited on the substrate, and a contact hole(28) is formed on the surface of the ARC layer by removing the interlayer insulation layer selectively. Then, a top metal interconnection line is formed which is connected with the bottom metal interconnection line electrically through the contact hole.
摘要翻译：目的：提供一种用于形成半导体器件的接触孔的方法，通过减少聚合物的形成和接触孔的电阻来提高互连线的可靠性。构成：顺序地在半导体衬底（21）上沉积阻挡金属层（22）和用于金属互连的铝层和ARC层（24）。然后，在ARC层上涂覆光致抗蚀剂之后，通过曝光和显影过程对光致抗蚀剂进行图案化。通过使用图案化的光致抗蚀剂作为掩模选择性地去除ARC层和铝层和阻挡金属层来形成底部金属互连线（23a）。然后，去除光致抗蚀剂，并且通过PVD或CVD方法在半导体衬底上沉积诸如TiN膜的导电材料，然后通过在导电侧壁上蚀刻导电材料形成导电侧壁（26）底部金属互连线。并且，在基板上沉积用于平坦化的层间绝缘膜，并且通过选择性地去除层间绝缘层，在ARC层的表面上形成接触孔（28）。然后，形成顶部金属互连线，其通过接触孔与底部金属互连线电连接。

3. 发明公开

KR1020000055563A 반도체 장치의 배선 제조 방법 失效
标题翻译：制造半导体器件互连线的方法
公开(公告)号：KR1020000055563A
公开(公告)日：2000-09-05
申请号：KR1019990004240
申请日：1999-02-08
申请人： 현대반도체 주식회사
发明人： 이원준 , 박진원
IPC分类号： H01L21/28
摘要： PURPOSE: An interconnection wiring fabrication method of a semiconductor device is to oxidize a copper compound of a via to a copper oxide by a O2 plasma treatment method and remove the copper oxide by using a HFac. CONSTITUTION: A first insulating layer(63) is formed on a semiconductor substrate(61), and a first opening is formed in the first insulating layer. A first interconnection wiring(67) is formed in the first opening by a damascene method, the first interconnection wiring being encapsulated by a barrier layer(79). A second insulating layer(71) is formed on the first interconnection wiring, the second insulating layer including at least one of etching stop layers. A second opening is formed in the second insulating layer. An oxide film of the first interconnection wiring is formed by a O2 plasma treatment, the oxide film of the first interconnection wiring being deposited on the side walls of the second opening. The oxide film is removed by a beta-diketone cleaning agent. A second interconnection wiring is formed in the second opening by the damascene method, the second interconnection wiring being encapsulated by the barrier layer.
摘要翻译：目的：半导体器件的互连布线制造方法是通过O 2等离子体处理方法将通孔的铜化合物氧化成氧化铜，并使用HFac除去氧化铜。构成：在半导体衬底（61）上形成第一绝缘层（63），在第一绝缘层中形成第一开口。第一互连布线（67）通过镶嵌方法在第一开口中形成，第一互连布线被阻挡层（79）封装。第一绝缘层（71）形成在第一互连布线上，第二绝缘层包括蚀刻停止层中的至少一个。在第二绝缘层中形成第二开口。通过等离子体处理形成第一互连布线的氧化膜，第一互连布线的氧化物膜沉积在第二开口的侧壁上。氧化膜由β-二酮清洗剂除去。第二互连布线通过镶嵌方法在第二开口中形成，第二互连布线被阻挡层封装。

4. 发明授权

KR100214460B1 박막트랜지스터 제조방법 失效
标题翻译：薄膜晶体管的制作方法
公开(公告)号：KR100214460B1
公开(公告)日：1999-08-02
申请号：KR1019950024982
申请日：1995-08-14
申请人： 현대반도체 주식회사
发明人： 박진원
IPC分类号： H01L21/336 , H01L29/786
摘要： 본 발명은 박막트랜지스터(thin film transistor : 이하, TFT라 한다) 제조방법에 관한 것으로, 기판 상에 액티브로 사용되는 반도체층을 형성하는 공정과 ; 상기 기판과 반도체층 상에 제1 절연막을 형성하는 공정과 ; 상기 제1 절연막을 통하여 상기 반도체층에 플루오르 이온주입하는 공정과 ; 상기 제1 절연막 상에 게이트를 형성하는 공정과 ; 상기 게이트를 포함한 제1 절연막 상에 제2 절연막을 형성하는 공정과 ; 상기 제1 및 제2 절연막을 식각하여 콘택 홀을 형성하는 공정과 ; 상기 콘택 홀에 금속배선을 형성하는 공정 및 ; 상기 반도체층을 포함한 기판을 수소 처리하는 공정을 구비하여 소자제조를 완료하므로써, 1) 기존의 수소에 의한 페시베이션(passivation) 방법에서 문제시 되던 신뢰성 저하 문제를 개선할 수 있게 되며, 2) 플루오르 이온 주입으로 TFT의 이동도(mobility)를 증가시킬 수 있을 뿐 아니라 누설전류를 감소시킬 수 있게 되어 TFT 특성을 향상시킬 수 있게 된다.

5. 发明公开

KR1019990054824A 연마장비의 웨이퍼 캐리어 无效
标题翻译：抛光设备的晶圆载具
公开(公告)号：KR1019990054824A
公开(公告)日：1999-07-15
申请号：KR1019970074701
申请日：1997-12-26
申请人： 현대반도체 주식회사
发明人： 고정덕 , 박진원
IPC分类号： H01L21/304
摘要： 본 발명은 연마장비의 웨이퍼 캐리어에 관한 것으로서, 종래의 원형으로 된 캐리어 헤드 하부 내지 리테인링과 달리, 캐리어헤드의 하부는 플랫존이 형성된 웨이퍼와 동일한 단면형상으로 돌출형성되도록 하고, 상기 리테인링은, 플랫존이 형성된 웨이퍼의 외주와 그 내주가 밀착되도록, 상기 돌출된 캐리어헤드 하부의 외주를 둘러싸며 설치되도록 하므로써, 다른 가장자리는 물론 웨이퍼의 플랫존 부근까지도 리테인링과 접촉되도록 하여, 웨이퍼의 모든 가장자리에 가해지는 스트레스를 리테인링이 효과적으로 분산 내지 흡수하는 것에 의해, 웨이퍼에 가해지는 스트레스가 웨이퍼 전영역에 걸쳐 균일하게 되어 연마균일도가 향상되도록 한 것이다.

6. 发明公开

KR1019980045208A 금속층간 절연막 형성방법 无效
标题翻译：形成金属夹层绝缘膜的方法
公开(公告)号：KR1019980045208A
公开(公告)日：1998-09-15
申请号：KR1019960063375
申请日：1996-12-10
申请人： 현대반도체 주식회사
发明人： 박진원
IPC分类号： H01L21/28
摘要： 금속층간 절연막 형성방법에 대한 것으로 그 형성방법은 기판에 금속층을 증착하여 패터닝하는 공정과, 전면에 제1층간절연막을 증착하는 공정과, 제1층간절연막상에 저유전율의 폴리머를 갖는 제2층간절연막을 형성하는 공정과, 전면에 제3층간절연막을 증착하는 공정과, 금속층상에 콘택홀을 형성하는 공정과, 콘택홀 측면에 측벽절연막을 형성하는 공정을 포함하여 제조되고 이에따라 소자의 동작스피드가 빠르고 열안정성이 우수하며 신뢰성 있는 소자가 제조된다.

7. 发明公开

KR1019980026719A 자유전율의 절연막 제조방법 失效
标题翻译：用自由电子制造绝缘膜的方法
公开(公告)号：KR1019980026719A
公开(公告)日：1998-07-15
申请号：KR1019960045259
申请日：1996-10-11
申请人： 현대반도체 주식회사
发明人： 박진원 , 이영희 , 김동선
IPC分类号： H01L21/31
摘要： 본 발명은 박막 제조 방법에 관한 것으로 특히, 금속 층간 절연막으로 사용하기에 적당하도록 한 플라즈마 증착(PECVD)에 의한 저유전율의 절연막 제조 방법에 관한 것이다.
상기와 같은 본 발명 저유전율의 절연막은 이중 주파수 플라즈마(dual-frequency plasma) 반응로에 불소(fluorinc)와 탄소(carbon)가 함유된 제1소오스 가스와, 실리콘 산화막을 포함한 제2소오스 가스를 공급하여 상기 반응로에 위치한 기판상에 플루오로카본(fluorocarbon)/실리콘 산화막(SiO
2 )을 형성하는 것을 특징으로 한다.

8. 发明公开

KR1019970063722A 반도체 메모리셀 구조 및 제조방법 失效
标题翻译：半导体存储单元结构和制造方法
公开(公告)号：KR1019970063722A
公开(公告)日：1997-09-12
申请号：KR1019960005003
申请日：1996-02-28
申请人： 현대반도체 주식회사
发明人： 박진원
IPC分类号： H01L27/11
摘要： 본 발명은 반도체 메모리셀에 관한 것으로 메모리셀 면적을 최소화 하기에 적합하도록 한 반도체 메모리셀 구조 및 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 메모리셀 구조는 반도체 기판과, 상기 반도체 기판위에 일정한 간격을 갖고 일방향으로 복수개 형성되는 필드 절연막과, 상기 필드 절연막 사이의 상기 반도체 기판위에 자기정합으로 형성되는 복수개의 부유게이트 전극과, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 형성되는 복수개의 제어전극과, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 형성되는 복수개의 불순물 영역을 포함하여 구성되고, 본 발명의 반도체 메로리셀의 제조방법은 반도체 기판을 준비하는 단계, 상기 반도체 기판위에 필드 절연막을 형성하는 단계, 상기 부유게이트 반도체층 및 유동막을 에치백으로 평탄화시켜 상기 필드절연막 사이의 상기 반도체 기판위 에 복수개의 자기정합형 부유게이트 전극을 형성하는 단계, 상기 필드 절연막 및 상기 반도체 기판 전면에 부유게이트 반도체층과 유동막을 순차적으로 증착하는 단계, 상기 각 부유게이트 전극 및 상기 필드 절연막위에 일정간격을 갖고 상기 부유게이트 전극에 수직한 방향으로 복수개의 제어전극을 형성하는 단계, 상기 필드 절연막 사이의 열방향으로 상기 부유게이트 전극 양측에 복수개의 불순물 영역을 형성하는 단계를 포함하여 이루어진다.
따라서, 셀 면적이 최소화 되어 고집적 메모리 제작이 용이하고 공정이 간단하다.

9. 发明公开

KR1019920013769A LDD구조의 트랜지스터 제조 방법 无效
标题翻译：制造LDD结构的晶体管的方法
公开(公告)号：KR1019920013769A
公开(公告)日：1992-07-29
申请号：KR1019900021636
申请日：1990-12-24
申请人： 현대반도체 주식회사
发明人： 박진원
IPC分类号： H01L21/335
摘要： 내용 없음

10. 发明授权

KR100244300B1 반도체 소자의 격리영역 형성방법 失效
标题翻译：在半导体器件中形成隔离区的方法
公开(公告)号：KR100244300B1
公开(公告)日：2000-03-02
申请号：KR1019970074390
申请日：1997-12-26
申请人： 현대반도체 주식회사
发明人： 김준기 , 박진원
IPC分类号： H01L21/76
CPC分类号： H01L21/76232 , H01L21/28123
摘要： 본 발명은 반도체 소자의 신뢰성을 향상시키는데 적당한 반도체 소자의 격리영역 형성방법에 관한 것으로서, 반도체 기판상에 제 1 절연막을 형성하는 단계와, 상기 반도체 기판의 소정영역에 개구부를 하나 이상 형성하기 위하여 상기 제 1 절연막을 선택적으로 제거하여 제 1 절연막 패턴을 형성하는 단계와, 상기 제 1 절연막 패턴의 양측면에 제 2 절연막 측벽을 형성하는 단계와, 상기 제 1 절연막 패턴을 마스크로 이용하여 상기 제 2 절연막 측벽과 상기 반도체 기판을 식각하여 상기 반도체 기판에 트랜치를 형성하는 단계와, 상기 트랜치내부를 포함하여 상기 제 1 절연막 패턴의 표면상에 제 3 절연막을 형성하는 단계와, 그리고 상기 제 1 절연막 패턴의 상측이 노출되도록 상기 제 3 절연막을 선택적으로 식각하여 소자 격리막을 형성하는 단계를 포 함하여 형성함을 특징으로 한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式