专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020040074401A 비등방성 식각 특성을 이용한 서브마이크론 에미터 제조방법 失效
标题翻译：方法制备使用异相蚀刻特性的亚微米发射体
公开(公告)号：KR1020040074401A
公开(公告)日：2004-08-25
申请号：KR1020030010017
申请日：2003-02-18
申请人： 한국과학기술원
发明人： 김문정 , 전수근 , 권영세
IPC分类号： H01L21/328
摘要： PURPOSE: A method for fabricating a sub-micron emitter using an anisotropic etch characteristic is provided to form stably a heterojunction bipolar transistor by etching easily an InGaAs layer around an emitter electrode. CONSTITUTION: A dummy emitter including an InGaAs layer(32) is laminated on a structure of a heterojunction bipolar transistor of a semiconductor substrate(31). The first line width is defined on the dummy emitter by using a photoresist. The second line width is formed on a boundary between the emitter region and the bottom of the InGaAs layer by performing an anisotropic etch process for the InGaAs layer. An emitter electrode(111) is formed by depositing a contact metal material on an anisotropic etch groove and etching the dummy emitter around the contact metal. The third line width is formed on a boundary between the base region and the bottom of the emitter region by performing the anisotropic etch process for the emitter region.
摘要翻译：目的：提供使用各向异性蚀刻特性制造亚微米发射体的方法，通过容易地蚀刻发射极周围的InGaAs层来稳定地形成异质结双极晶体管。构成：在半导体衬底（31）的异质结双极晶体管的结构上层叠包括InGaAs层（32）的虚拟发射极。通过使用光致抗蚀剂，在虚拟发射器上限定第一线宽。通过对InGaAs层进行各向异性蚀刻工艺，在InGaAs层的发射极区域和底部之间的边界上形成第二线宽。通过在各向异性蚀刻槽上沉积接触金属材料并在接触金属周围蚀刻虚拟发射极来形成发射极（111）。通过对发射极区域进行各向异性蚀刻工艺，在基极区域和发射极区域的边界上形成第三线宽度。

2. 发明授权

KR100457926B1 비등방성 식각 특성을 이용한 서브마이크론 에미터 제조방법 失效
标题翻译： 비등방성식각특성을이용한서브마이크론에미터제조방
公开(公告)号：KR100457926B1
公开(公告)日：2004-11-18
申请号：KR1020030010017
申请日：2003-02-18
申请人： 한국과학기술원
发明人： 김문정 , 전수근 , 권영세
IPC分类号： H01L21/328
摘要： PURPOSE: A method for fabricating a sub-micron emitter using an anisotropic etch characteristic is provided to form stably a heterojunction bipolar transistor by etching easily an InGaAs layer around an emitter electrode. CONSTITUTION: A dummy emitter including an InGaAs layer(32) is laminated on a structure of a heterojunction bipolar transistor of a semiconductor substrate(31). The first line width is defined on the dummy emitter by using a photoresist. The second line width is formed on a boundary between the emitter region and the bottom of the InGaAs layer by performing an anisotropic etch process for the InGaAs layer. An emitter electrode(111) is formed by depositing a contact metal material on an anisotropic etch groove and etching the dummy emitter around the contact metal. The third line width is formed on a boundary between the base region and the bottom of the emitter region by performing the anisotropic etch process for the emitter region.
摘要翻译：目的：提供一种使用各向异性蚀刻特性制造亚微米发射体的方法，以通过容易地蚀刻发射电极周围的InGaAs层来稳定地形成异质结双极晶体管。构成：在半导体衬底（31）的异质结双极晶体管的结构上层叠包含InGaAs层（32）的虚拟发射极。通过使用光致抗蚀剂在虚拟发射极上定义第一线宽。通过对InGaAs层进行各向异性蚀刻工艺，在发射极区和InGaAs层的底部之间的边界上形成第二线宽。发射极（111）通过在各向异性蚀刻槽上沉积接触金属材料并在接触金属周围蚀刻虚拟发射极来形成。通过对发射极区域执行各向异性蚀刻工艺，在基极区域和发射极区域的底部之间的边界上形成第三线宽。

3. 发明公开

KR1020010093444A 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법 失效
标题翻译：使用各向异性蚀刻制造子门的方法
公开(公告)号：KR1020010093444A
公开(公告)日：2001-10-29
申请号：KR1020000016066
申请日：2000-03-29
申请人： 한국과학기술원
发明人： 전수근 , 김문정 , 양경훈 , 권영세
IPC分类号： H01L21/3213
CPC分类号： H01L29/66318
摘要： PURPOSE: A fabrication method of a self-aligned submicron gate electrode is provided to reduce manufacturing costs by using a contact aligner and an anisotropic etching. CONSTITUTION: A dummy emitter is formed on an HBT(Hetero-junction Bipolar Transistor) structure of InP/InGaAs grown sequentially a base, an emitter and an emitter cap regions on an InP substrate(11). A photoresist pattern having a line-width of 1 micron is formed on the dummy emitter by using a contact aligner. By selectively anisotropic etching the dummy emitter using the photoresist pattern, a pattern is formed in which the line-width(L2) of the pattern is more narrow than the line-width(L1) of the photoresist pattern. By depositing a contact metal on the resultant structure, a submicron gate(61) is then formed.
摘要翻译：目的：提供自对准亚微米栅电极的制造方法，以通过使用接触对准器和各向异性蚀刻来降低制造成本。构成：在InP / InGaAs的HBT（异质结双极晶体管）结构上依次生长在InP衬底（11）上的基极，发射极和发射极帽区域上形成虚拟发射极。通过使用接触对准器在虚拟发射器上形成具有1微米线宽的光致抗蚀剂图案。通过使用光致抗蚀剂图案选择性地各向异性蚀刻伪发射体，形成图案的线宽（L2）比光致抗蚀剂图案的线宽（L1）更窄的图案。通过在所得结构上沉积接触金属，形成亚微米栅（61）。

4. 发明授权

KR100332834B1 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법 失效
标题翻译：使用各向异性蚀刻制造亚微米门的方法
公开(公告)号：KR100332834B1
公开(公告)日：2002-04-15
申请号：KR1020000016066
申请日：2000-03-29
申请人： 한국과학기술원
发明人： 전수근 , 김문정 , 양경훈 , 권영세
IPC分类号： H01L21/3213
摘要： 본 발명은 반도체 소자의 서브마이크론 게이트 전극에 관한 것으로서, 특히 비등방성 식각을 이용하여 자기 정렬이 가능한 서브마이크론 게이트 제조 방법에 관한 것이다.
종래 자기 정렬이 가능한 서브마이크론 게이트를 형성하기 위해서는 전자선 직접 쓰기(e-beam direct writing), 스텝퍼(stepper)와 같은 고가의 장비를 필요로 하거나, 자기 정렬을 위해서는 측벽(side-wall) 형성과 같은 복잡한 공정을 필요로 하기 때문에 제조단가가 높아지는 단점을 가지고 있었다.
이에 본 발명은 기존의 값싼 접촉 정렬기(contact aligner)와 간단한 비등방성 습식 식각 공정만을 가지고도 신뢰도 높은 서브마이크론 게이트를 형성함으로써 제조단가를 낮춘다. 또한 본 발명은 형성된 게이트를 이용하여 자기 정렬(self-align)이 가능하여 HBT(Hetro Bipolar Transistor)소자에서 베이스 전극형성시 베이스와 에미터사이의 거리를 최대한 줄일 수 있어서 베이스(base)저항을 줄이는 효과도 아울러 갖는다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式