专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170076185A 터치 표시장치용 어레이기판 및 그 제조방법 审中-实审
标题翻译：用于触控显示装置的阵列基板及其制造方法
公开(公告)号：KR1020170076185A
公开(公告)日：2017-07-04
申请号：KR1020150186141
申请日：2015-12-24
申请人： 엘지디스플레이 주식회사
发明人： 김선영 , 조성필 , 이성진
IPC分类号： G06F3/041 , G06F3/044 , G02F1/1333
摘要： 본발명은, 기판과, 상기기판상부에배치되는차광층및 데이터배선과, 상기차광층상부에배치되고, 액티브층, 게이트전극, 소스전극및 드레인전극을포함하는박막트랜지스터와, 상기소스전극및 상기드레인전극과이격되는공통배선과, 상기박막트랜지스터및 상기공통배선상부에배치되고, 상기드레인전극에대응되는개구부를갖는평탄화층과, 상기평탄화층상부에배치되는공통전극과, 상기공통전극상부에배치되고, 상기공통배선을노출하는제1콘택홀을포함하는제1보호층과, 상기제1보호층상부에배치되고, 상기공통전극에연결되고, 상기제1콘택홀을통하여상기공통배선에연결되는연결패턴과, 상기제1보호층상부에배치되고, 상기드레인전극에연결되는화소전극을포함하는터치표시장치용어레이기판을제공하는데, 데이터배선및 차광층을동일층, 동일물질로동시에형성하고, 소스전극, 드레인전극및 공통배선을동일층, 동일물질로동시에형성함으로써, 노광마스크수가감소하여제조비용및 제조시간이절감된다.
摘要翻译：本发明包括一基板，一光屏蔽层和设置在基板上的数据线，被布置在其上的遮光层上，有源层，栅电极，薄膜晶体管和所述源极电极包括源电极和漏电极，和平坦化层，设置在所述薄膜晶体管和所述公共布线上，并且具有与所述漏电极对应的开口;公共电极，设置在所述平坦化层上; 以及第二接触孔，设置在第二保护层上并且包括暴露公共布线的第一接触孔以及布置在第一保护层上并连接到公共电极的第二保护层，像素电极设置在第一钝化层上并连接到漏电极，数据线和遮光层可以由相同的层形成，相同的材料通过同时形成，并在同一时间形成源电极，漏电极，并在相同的层中的公共配线中，相同的材料，减少了曝光的数量掩盖它是降低制造成本和制造时间。

2. 发明公开

KR1020160103494A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
标题翻译：薄膜晶体管基板和使用其显示
公开(公告)号：KR1020160103494A
公开(公告)日：2016-09-01
申请号：KR1020150140914
申请日：2015-10-07
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 조성필 , 박제훈 , 이소형 , 노상순 , 박문호 , 이성진 , 고승효 , 정미진
IPC分类号： H01L27/32 , H01L29/786 , G02F1/1368 , G09G3/20
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한표시장치는, 제1 영역및 제2 영역, 제1 박막트랜지스터, 제2 박막트랜지스터, 질화막및 산화막을포함한다. 제1 박막트랜지스터는, 제1 영역에배치되며, 다결정반도체층, 다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는, 제2 영역에배치되며, 제2 게이트전극, 제2 게이트전극위에배치된산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 질화막은, 제2 영역을제외한영역에배치되어제1 게이트전극을덮는다. 산화막은제1 게이트전극및 제2 게이트전극을덮는다.
摘要翻译：本发明涉及薄膜晶体管基板，其中不同种类的薄膜晶体管布置在同一基板上，以及使用该薄膜晶体管的显示装置。根据本发明的显示装置包括第一区域和第二区域，第一薄膜晶体管，第二薄膜晶体管，氮化物层和氧化物层。第一薄膜晶体管布置在第一区域上，并且包括多晶半导体层，布置在多晶半导体层上的第一栅电极，第一源电极和第一漏电极。第二薄膜晶体管布置在第二区域上，并且包括第二栅电极，布置在第二栅电极上的氧化物半导体层，第二源电极和第二漏电极。氮化物层布置在除了第二区域之外的区域上并覆盖第一栅电极。氧化物层覆盖第一栅电极和第二栅电极。因此，可以通过优化的制造工艺和优化的掩模工艺来形成薄膜晶体管。

3. 发明公开

KR1020170076184A 표시장치용 어레이기판 및 그 제조방법 审中-实审
标题翻译：显示装置用阵列基板及其制造方法
公开(公告)号：KR1020170076184A
公开(公告)日：2017-07-04
申请号：KR1020150186140
申请日：2015-12-24
申请人： 엘지디스플레이 주식회사
发明人： 김선영 , 조성필 , 이성진
IPC分类号： G06F3/041 , G06F3/044 , G02F1/1333 , H01L27/32 , G02F1/1368 , G02F1/1362
摘要： 본발명은, 기판과, 상기기판상부에배치되고서로상이한두께를갖는차광층및 데이터배선과, 상기차광층상부에배치되고, 액티브층, 게이트전극, 소스전극및 드레인전극을포함하는박막트랜지스터를포함하는표시장치용어레이기판을제공하는데, 반투과마스크를이용하여제1금속층의차광층과데이터배선일부분과제1 및제2금속층의데이터배선의나머지부분을동시에형성함으로써, 노광마스크수가감소하여제조비용및 제조시간이절감되고, 단차부에의한액티브층의절단이방지되고데이터배선의저항이감소된다.
摘要翻译：本发明中，基片，薄膜晶体管和所述遮光层和所述数据线具有布置在所述基板和从彼此不同的厚度上，被设置在其上的遮光层上，包括有源层，栅电极，源电极和漏电极提供一种包括，使用掩模的遮光层和数据线，通过在同一时间形成的第二金属层的数据线的剩余部分的第一金属层1 mitje的一部分分配的半透射型的显示装置术语射线基板，为了减少曝光掩模制造成本的数并且制造时间减少，防止了台阶部分切割有源层，并且数据布线的电阻减小。

4. 发明公开

KR1020170076180A 터치 표시장치용 어레이기판 및 그 제조방법 审中-实审
标题翻译：用于触控显示装置的阵列基板及其制造方法
公开(公告)号：KR1020170076180A
公开(公告)日：2017-07-04
申请号：KR1020150186132
申请日：2015-12-24
申请人： 엘지디스플레이 주식회사
发明人： 김선영 , 조성필 , 이성진
IPC分类号： G06F3/041 , G06F3/044 , G02F1/1333 , G02F1/1368
摘要： 본발명은, 기판과, 상기기판상부에배치되는박막트랜지스터와, 상기박막트랜지스터상부에배치되고, 상기박막트랜지스터의드레인전극에대응되는개구부를갖는평탄화층과, 상기평탄화층상부에배치되는공통전극과, 상기공통전극상부에배치되고, 상기공통전극을노출하는제1콘택홀을포함하는제1보호층과, 상기제1보호층상부에배치되고, 상기제1콘택홀을통하여상기공통전극에연결되는공통배선과, 상기제1보호층상부에배치되고, 상기드레인전극에연결되는화소전극과, 상기공통배선상부에상기공통배선을덮도록배치되는화소배선을포함하는터치표시장치용어레이기판을제공하는데, 공통전극을평탄화층직상부에형성하고반투과마스크를이용하여공통전극과평탄화층을동시에형성함으로써, 노광마스크수가감소하여제조비용및 제조시간이절감된다.
摘要翻译：本发明包括一基板及一公共电极和设置在衬底上的薄膜晶体管，与薄膜被布置在晶体管上，扁平具有对应于薄膜晶体管层的漏电极的开口，设置在所述平坦化层顶并且，在所述公共电极，其中公共电极被布置在顶部，被布置在第一保护层上，并且包括第一接触孔通过第一接触孔露出所述公共电极的第一保护层的上方，像素电极，设置在第一钝化层上并连接到漏电极;以及像素布线，设置为覆盖公共布线上的公共布线，提供，以在所述上平整cheungjik公共电极，并且使用半透明的掩模来形成的同时共用电极和平坦化层，减少了曝光掩模的数目为降低制造成本和制造时间。

5. 发明公开

KR1020170004935A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
标题翻译：薄膜晶体管基板和使用它的显示器
公开(公告)号：KR1020170004935A
公开(公告)日：2017-01-11
申请号：KR1020160182516
申请日：2016-12-29
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 이소형 , 박문호 , 이성진
IPC分类号： H01L29/786 , H01L27/32
CPC分类号： H01L27/1251 , G02F1/13624 , G02F1/1368 , G02F2001/13685 , H01L27/1225 , H01L27/1248 , H01L27/3244 , H01L29/04 , H01L29/78675 , H01L29/7869
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한박막트랜지스터기판은, 기판, 제1 박막트랜지스터, 제2 박막트랜지스터및 제2 중간절연막을포함한다. 제1 박막트랜지스터는, 기판위에배치되며, 다결정반도체층, 다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는기판위에배치되며, 제2 게이트전극, 제2 게이트전극위에배치된산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 제2 중간절연막은, 질화막과질화막위에적층된산화막을포함하며, 산화물반도체층 아래에서제1 게이트전극및 제2 게이트전극을덮는다.
摘要翻译：本公开涉及在相同基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板。薄膜晶体管基板包括基板; 设置在所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括多晶半导体层，所述多晶半导体层上的第一栅电极，第一源电极和第一漏电极; 设置在所述基板上的第二薄膜晶体管，所述第二薄膜晶体管包括第二栅极电极，所述第二栅极电极上的氧化物半导体层，第二源极电极和第二漏极电极; 以及在所述氮化物层上包括氮化物层和氧化物层的中间绝缘层，所述中间绝缘层设置在所述第一栅电极和所述第二栅电极之上，并且位于所述氧化物半导体层的下方。

6. 发明公开

KR1020160103492A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
标题翻译：薄膜晶体管基板和使用其显示
公开(公告)号：KR1020160103492A
公开(公告)日：2016-09-01
申请号：KR1020150140911
申请日：2015-10-07
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 이소형 , 정호영 , 박문호 , 이성진
IPC分类号： H01L27/32 , H01L29/786 , G02F1/1368 , G09G3/20
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한표시장치는, 제1 박막트랜지스터, 제2 박막트랜지스터, 중간절연막및 에치-스토퍼층을포함한다. 제1 박막트랜지스터는, 다결정반도체층, 다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는, 제2 게이트전극, 제2 게이트전극위에배치된산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 중간절연막은, 제1 게이트전극과제2 게이트전극위 그리고산화물반도체층 아래에배치되며, 질화막과질화막위의산화막을포함한다. 에치-스토퍼층은, 산화물반도체층 위에배치된다.
摘要翻译：本发明涉及薄膜晶体管基板，其中不同种类的薄膜晶体管布置在同一基板上，以及使用该薄膜晶体管的显示装置。根据本发明的显示装置包括第一薄膜晶体管，第二薄膜晶体管，以及中间绝缘层和蚀刻停止层。第一薄膜晶体管包括多晶半导体层，布置在多晶半导体层上的第一栅电极，第一源电极和第一漏电极。第二薄膜晶体管包括第二栅电极，布置在第二栅电极上的氧化物半导体层，第二源电极和第二漏电极。中间绝缘层布置在第一栅极电极和第二栅极电极上以及氧化物半导体层下方，并且在氮化物层上包括氮化物层和氧化物层。蚀刻停止层设置在氧化物半导体层上。因此，可以通过优化的制造工艺和优化的掩模工艺来形成薄膜晶体管。

7. 发明授权

KR101561801B1 박막 트랜지스터 기판 및 이를 이용한 표시장치 有权
公开(公告)号：KR101561801B1
公开(公告)日：2015-10-20
申请号：KR1020150025169
申请日：2015-02-23
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 이소형 , 정호영 , 박문호 , 이성진
IPC分类号： H01L27/32
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한표시장치는, 제1 박막트랜지스터, 제2 박막트랜지스터, 중간절연막및 에치-스토퍼층을포함한다. 제1 박막트랜지스터는, 다결정반도체층, 다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는, 제2 게이트전극, 제2 게이트전극위에배치된산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 중간절연막은, 제1 게이트전극과제2 게이트전극위 그리고산화물반도체층 아래에배치되며, 질화막과질화막위의산화막을포함한다. 에치-스토퍼층은, 산화물반도체층 위에배치된다.

8. 发明公开

KR1020150101406A 박막 트랜지스터 기판 및 이를 이용한 표시장치 无效
标题翻译：薄膜晶体管基板和使用其显示
公开(公告)号：KR1020150101406A
公开(公告)日：2015-09-03
申请号：KR1020150025968
申请日：2015-02-24
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 이소형 , 정호영 , 박문호 , 이성진
IPC分类号： H01L29/786 , H01L27/32
CPC分类号： H01L27/1251 , H01L27/1225 , H01L27/1248 , H01L27/3244 , H01L29/04 , H01L29/78675 , H01L29/7869 , H01L29/78645 , H01L27/3262 , H01L29/78606 , H01L29/78618
摘要： 본 발명은 서로 다른 유형의 박막 트랜지스터들이 동일 기판 위에 배치된 박막 트랜지스터 기판 및 이를 이용한 표시장치에 관한 것이다. 본 발명에 의한 박막 트랜지스터 기판은, 기판, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 중간 절연막, 에치-스토퍼 층을 포함한다. 제1 박막 트랜지스터는, 기판 위에 배치되며, 다결정 반도체 층, 다결정 반도체 층 위에 배치된 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제2 박막 트랜지스터는, 기판 위에 배치되며, 제2 게이트 전극, 제2 게이트 전극 위에 배치된 산화물 반도체 층, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 중간 절연막은 제1 게이트 전극과 상기 제2 게이트 전극의 위에 배치되며, 질화막과 상기 질화막 위에 적층된 산화막을 포함한다. 에치-스토퍼 층은 산화물 반도체 층 위에 배치된다.
摘要翻译：本发明涉及一种薄膜晶体管基板，其具有布置在同一基板上的不同类型的薄膜晶体管，以及使用该薄膜晶体管的显示装置。根据本发明的薄膜晶体管基板包括基板，第一薄膜晶体管，第二薄膜晶体管，中间绝缘膜和蚀刻停止层。第一薄膜晶体管布置在基板上，并且包括布置在多晶半导体层上的多晶半导体层，第一栅电极，第一源电极和第一漏电极。第二薄膜晶体管布置在基板上，并且包括布置在第二栅电极上的第二栅电极，氧化物半导体层，第二源电极和第二漏电极。中间绝缘膜布置在第一栅电极和第二栅电极上，并且包括氮化物膜和层叠在氮化物膜上的氧化膜。蚀刻停止层设置在氧化物半导体层上。

9. 发明公开

KR1020170004936A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
标题翻译：薄膜晶体管基板和使用它的显示器
公开(公告)号：KR1020170004936A
公开(公告)日：2017-01-11
申请号：KR1020160182521
申请日：2016-12-29
申请人： 엘지디스플레이 주식회사
发明人： 이영장 , 손경모 , 이소형 , 정호영 , 박문호 , 이성진
IPC分类号： H01L29/786 , H01L27/32
CPC分类号： H01L27/1251 , H01L27/1225 , H01L27/1248 , H01L27/3244 , H01L29/04 , H01L29/78675 , H01L29/7869
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한박막트랜지스터기판은, 기판, 제1 박막트랜지스터, 제2 박막트랜지스터, 중간절연막, 에치-스토퍼층을포함한다. 제1 박막트랜지스터는, 기판위에배치되며, 다결정반도체층, 다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는, 기판위에배치되며, 제2 게이트전극, 제2 게이트전극위에배치된산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 중간절연막은제1 게이트전극과상기제2 게이트전극의위에배치되며, 질화막과상기질화막위에적층된산화막을포함한다. 에치-스토퍼층은산화물반도체층 위에배치된다.
摘要翻译：提供一种薄膜晶体管基板和使用其的显示器。薄膜晶体管基板包括：基板，设置在基板上的第一薄膜晶体管，所述第一薄膜晶体管包括：多晶半导体层，多晶半导体层上的第一栅电极，第一源极和第一漏电极，设置在所述基板上的第二薄膜晶体管，所述第二薄膜晶体管包括：第二栅电极，所述第二栅电极上的氧化物半导体层，第二源电极和第二漏电极，中间绝缘层包括在所述氮化物层上的氮化物层和氧化物层，所述中间绝缘层设置在所述第一栅电极和所述第二栅电极上以及所述氧化物半导体层下方，以及设置在所述氧化物半导体层上的蚀刻停止层。

10. 发明公开

KR1020160103495A 박막 트랜지스터 기판 및 이를 이용한 표시장치 审中-实审
标题翻译：薄膜晶体管基板和使用其显示
公开(公告)号：KR1020160103495A
公开(公告)日：2016-09-01
申请号：KR1020150140920
申请日：2015-10-07
申请人： 엘지디스플레이 주식회사
发明人： 이소형 , 손경모 , 이영장 , 박문호 , 이성진
IPC分类号： H01L27/32 , H01L29/786 , G09G3/32
摘要： 본발명은서로다른유형의박막트랜지스터들이동일기판위에배치된박막트랜지스터기판및 이를이용한표시장치에관한것이다. 본발명에의한표시장치는, 제1 박막트랜지스터, 제2 박막트랜지스터및 중간절연막을포함한다. 제1 박막트랜지스터는다결정반도체층, 상기다결정반도체층 위에배치된제1 게이트전극, 제1 소스전극및 제1 드레인전극을포함한다. 제2 박막트랜지스터는제2 게이트전극, 상기제2 게이트전극위에배치되는산화물반도체층, 제2 소스전극및 제2 드레인전극을포함한다. 중간절연막은질화막과질화막위의산화막을포함하며, 제1 게이트전극및 제2 게이트전극위에그리고산화물반도체층 아래에배치된다.
摘要翻译：本发明涉及薄膜晶体管基板，其中不同种类的薄膜晶体管布置在同一基板上，以及使用该薄膜晶体管的显示装置。根据本发明的显示装置包括第一薄膜晶体管，第二薄膜晶体管和中间绝缘层。第一薄膜晶体管包括多晶半导体层，布置在多晶半导体层上的第一栅电极，第一源电极和第一漏电极。第二薄膜晶体管包括第二栅电极，布置在第二栅电极上的氧化物半导体层，第二源电极和第二漏电极。中间绝缘层在氮化物上包括氮化物层和氧化物层，并且被布置在第一栅极电极和第二栅电极以及氧化物半导体层下方。因此，可以通过优化的制造工艺和最小化的掩模工艺来形成薄膜晶体管。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式