专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101562220B1 비이진 저밀도 패리티 검사 부호를 위한 복호 방법 및 장치 有权
标题翻译：用于解码非二进制低密度奇偶校验检测的装置和方法
公开(公告)号：KR101562220B1
公开(公告)日：2015-10-22
申请号：KR1020080112324
申请日：2008-11-12
申请人： 삼성전자주식회사 , 한국과학기술원
发明人： 김성환 , 황성수 , 이종호 , 정성윤 , 윤상보 , 하정석 , 아주지카이스 , 배슬기 , 강동협 , 황대성
IPC分类号： H03M13/11 , H04L1/00
CPC分类号： H03M13/1171
摘要： 비이진저밀도패리티검사부호를위한복호방법및 장치에관한것으로서, 저밀도패리티검사부호를위한복호방법은, 채널로부터수신되는신호를복조하여 LLR 값을생성하는과정과, 상기생성된 LLR 값들중 큰값을가지는순서대로소정수의 LLR 값을선택하는과정과, 상기선택된 LLR값들중 가장큰 LLR값과나머지 LLR값들각각의차이값을계산하는과정과, 상기가장큰 LLR값과상기계산된차이값들로이루어진메시지벡터를이용하여 LDPC 복호를수행하는과정을포함하여, 검사노드갱신의연산복잡도를감소시키면서동시에성능이열화되는정도를줄일수 있다.

2. 发明公开

KR1020100053280A 비이진 저밀도 패리티 검사 부호를 위한 복호 방법 및 장치 有权
标题翻译：用于解码非二进制低密度奇偶校验检测的装置和方法
公开(公告)号：KR1020100053280A
公开(公告)日：2010-05-20
申请号：KR1020080112324
申请日：2008-11-12
申请人： 삼성전자주식회사 , 한국과학기술원
发明人： 김성환 , 황성수 , 이종호 , 정성윤 , 윤상보 , 하정석 , 아주지카이스 , 배슬기 , 강동협 , 황대성
IPC分类号： H03M13/11 , H04L1/00
CPC分类号： H03M13/1171
摘要： PURPOSE: An apparatus and a method for decoding for a non binary low density parity check decoding are provided to reduce the deterioration of performance by using a new message structure of an EMS(Extended Min-Sum) decoding algorithm. CONSTITUTION: A demodulator(610) demodulates a signal received from a channel and generates LLR value. A decoder(620) selects an LLR of a certain value which is high from generated LLR values. The decodes calculates the difference between highest LLR value and a rest LLR value, uses a message vector, and performs LDPC decoding.
摘要翻译：目的：提供用于非二进制低密度奇偶校验解码的解码装置和方法，以通过使用EMS（扩展最小和）解码算法的新消息结构来减少性能的恶化。构成：解调器（610）解调从通道接收的信号并产生LLR值。解码器（620）从产生的LLR值中选择一个高值的LLR。解码计算最高LLR值和休息LLR值之间的差异，使用消息向量，并执行LDPC解码。

3. 发明授权

KR101434267B1 통신 시스템에서 신호 수신 장치 및 방법 有权
公开(公告)号：KR101434267B1
公开(公告)日：2014-08-27
申请号：KR1020070131454
申请日：2007-12-14
申请人： 삼성전자주식회사
发明人： 배슬기
IPC分类号： H04L1/00
CPC分类号： H03M13/1102 , H03M13/2792 , H03M13/6393
摘要： 본 발명은 통신 시스템에서 신호 수신 장치 및 방법에 관한 것으로, 정보 비트 노드들과 천공되지 않은 패리티 비트 노드들을 포함하는 천공된 부호어 벡터를 수신하며, 상기 천공되지 않은 패리티 비트 노드들은 전체 패리티 비트 노드 중에서 각 패리티 비트 노드의 중요도에 따라 다수의 커널블록들로 분류되며 상기 다수의 커널블록들 중에서 부호율에 따라 적어도 하나 이상의 커널블록이 천공된 후 상기 천공되지 않은 커널블록에 포함된 패리티 비트 노드들이고, 상기 천공된 부호어 벡터를 분석하여 상기 천공되지 않은 커널블록과 상기 천공된 커널블록을 파악하며, 상기 천공된 커널블록에 해당하는 패리티 비트 노드들에 0을 삽입하고, 미리 지정된 복호 우선순위 결정 알고리즘에 상기 천공되지 않은 커널블록을 반영하여 패리티 비트 노드의 복호 우선순위를 결정하며, 상기 결정된 패리티 비트 노드의 복호 우선순위에 따라 상기 천공되지 않은 커널블록에 포함된 패리티 비트 노드들을 직렬 복호화하여 상기 전체 패리티 비트 노드를 복원함을 특징으로 한다.
저밀도 패리티 검사(LDPC: Low Density Parity Check), 천공(puncturing)

4. 发明授权

KR101622965B1 무선 통신 시스템에서 하이브리드 자동 재전송을 위한 ＬＬＲ 결합 방법 및 이를 위한 장치 有权
标题翻译：用于组合无线通信系统中混合自动重发请求的日志比特率的方法和装置
公开(公告)号：KR101622965B1
公开(公告)日：2016-05-31
申请号：KR1020090009670
申请日：2009-02-06
申请人： 삼성전자주식회사
发明人： 배슬기 , 이주현 , 김성환
IPC分类号： H04L1/18
CPC分类号： H04L1/1845
摘要： 본발명의무선통신시스템에서하이브리드자동재전송을위한 LLR 결합장치는수신한패킷의 LLR과이전에수신한패킷의 LLR을입력받아결합하는 LLR 결합부, 상기이전에수신한패킷의 LLR을저장하는 LLR 버퍼, 및상기수신한패킷이재전송패킷인지여부를판단하여, 재전송패킷인경우 LLR 결합을수행하며, 초기전송패킷인경우전송된패킷을통과시키는하이브리드자동재전송제어부를포함하는것을특징으로한다. 또한상기 LLR 결합부는상기수신한패킷의잡음분산과상기 LLR 버퍼에저장된이전에수신한패킷의지수(Exponent)를이용하여상기수신한패킷의지수를계산하는지수계산부, 상기수신한패킷의 LLR을상기수신한패킷의잡음분산의비트수만큼상향천이하는제 1 상향천이(Up-Shifting)부, 상기상향천이된 LLR을상기수신한패킷의잡음분산으로노말라이징하는노말라이징수행부, 상기이전에수신한패킷의 LLR을상기 LLR 버퍼에저장된이전패킷의지수만큼상향천이하는제 2 상향천이부, 상기노말라이징된 LLR과상기상향천이된이전에수신한패킷의 LLR을결합하는병합부, 및상기결합된 LLR의비트수를상기전송된패킷의지수를이용하여상기수신한패킷의 LLR의비트수와동일하게수정하는절단부를포함하는것을특징으로한다. 본발명의본 발명인무선통신시스템에서하이브리드자동재전송을위한 LLR 결합방법및 이를위한장치에의하면하이브리드재전송을위한정확한 LLR 결합으로인하여전송신호추정의신뢰성을확보할수 있다.

5. 发明授权

KR101354731B1 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 有权
标题翻译：用于编码/解码通信系统中的密集型低密度发生器矩阵码的装置和方法
公开(公告)号：KR101354731B1
公开(公告)日：2014-01-22
申请号：KR1020070033914
申请日：2007-04-05
申请人： 삼성전자주식회사 , 연세대학교 산학협력단
发明人： 배슬기 , 한승희 , 윤상보 , 송홍엽 , 김준성
IPC分类号： H03M13/11
摘要： 본 발명은 통신 시스템에서, 수신 신호를 내부 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하고, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성한다.
연접 LDGM 부호, 내부 LDGM 부호, 외부 LDGM 부호, 병합, 복호기, 하드웨어 복잡도

6. 发明公开

KR1020100090413A 무선 통신 시스템에서 하이브리드 자동 재전송을 위한 ＬＬＲ 결합 방법 및 이를 위한 장치 有权
标题翻译：用于组合无线通信系统中混合自动重发请求的日志比特率的方法和装置
公开(公告)号：KR1020100090413A
公开(公告)日：2010-08-16
申请号：KR1020090009670
申请日：2009-02-06
申请人： 삼성전자주식회사
发明人： 배슬기 , 이주현 , 김성환
IPC分类号： H04L1/18
CPC分类号： H04L1/1845
摘要： PURPOSE: An LLR(Log-Likelihood Ratio) combining method for hybrid automatic retransmission in a wireless communication system and an apparatus thereof are provided to obtain the reliability of the transmission signal estimation by combining the LLR accurately for retransmission of hybrid retransmission. CONSTITUTION: An LLR joint(301) combines the LLR of the previously received packet with the LLR of the received packet. An LLR buffer(302) stores the LLR of the previously received packet. A hybrid automatic retransmission controller(303) decides the retransmission status of the received packet. The hybrid automatic retransmission controller passes the transmitted packet for the initial transmission packet by implementing the LLR combining.
摘要翻译：目的：提供一种用于无线通信系统中的混合自动重传的LLR（对数似然比）组合方法及其装置，以通过将LLR准确组合用于混合重传的重传来获得发送信号估计的可靠性。构成：LLR联合（301）将先前接收到的分组的LLR与接收到的分组的LLR组合。 LLR缓冲器（302）存储先前接收的分组的LLR。混合自动重传控制器（303）决定接收到的分组的重传状态。混合自动重传控制器通过实现LLR组合来传递用于初始传输分组的传输分组。

7. 发明公开

KR1020070079513A 노드 메모리 기반의 ＬＤＰＣ 복호기 및 복호방법 有权
标题翻译：基于节点存储器的LDPC解码器和解码器
公开(公告)号：KR1020070079513A
公开(公告)日：2007-08-07
申请号：KR1020060010263
申请日：2006-02-02
申请人： 삼성전자주식회사
发明人： 문준 , 배슬기 , 윤순영
IPC分类号： H04L1/00 , H03M13/11 , H04L1/12 , H04L1/16
CPC分类号： H03M13/116 , H03M13/1131 , H03M13/1137 , H03M13/6566
摘要： An LDPC(Low-Density Parity Check) decoder based on a node memory and a decoding method thereof are provided to improve the convergence speed according to the repetition of decoder in comparison with the flooding scheduling method. An LDPC decoder based on a node memory includes a vector node processor(801), a V2C edge memory(805), a check node memory(807), a controlling unit(809), a parity check verifier(811), a first switch(813), and a second switch(815). The vector node processor(801) transmits a message to at least one among a variable node, a check node, and an edge memory. The V2C edge memory(805) stores an output message of the variable node among the outputs of the vector node processor(801). The check node memory(807) stores a check node output message from the vector node processor(801). The controlling unit(809) provides a controlling signal for controlling the vector node processor(801). The parity check verifier(811) parity-checks the output from the check node memory(807). The first switch(813) switches the check node output message from the vector node processor(801), and transmits the message to the check node memory(807). The second switch(815) switches the output from the check node memory(807), and transmits the output to the vector node processor(801).
摘要翻译：提供了一种基于节点存储器的LDPC（低密度奇偶校验）解码器及其解码方法，以与淹没调度方法相比，根据解码器的重复来提高收敛速度。基于节点存储器的LDPC解码器包括矢量节点处理器（801），V2C边缘存储器（805），校验节点存储器（807），控制单元（809），奇偶校验校验器（811），第一开关（813）和第二开关（815）。向量节点处理器（801）向可变节点，校验节点和边缘存储器中的至少一个发送消息。 V2C边缘存储器（805）在矢量节点处理器（801）的输出之间存储可变节点的输出消息。校验节点存储器（807）存储来自向量节点处理器（801）的校验节点输出消息。控制单元（809）提供用于控制矢量节点处理器（801）的控制信号。奇偶校验验证器（811）奇偶校验检查校验节点存储器（807）的输出。第一开关（813）从矢量节点处理器（801）切换校验节点输出消息，并将该消息发送到校验节点存储器（807）。第二开关（815）切换来自校验节点存储器（807）的输出，并将输出发送到矢量节点处理器（801）。

8. 发明授权

KR101110201B1 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치 有权
标题翻译：通信系统中结构化拉丁方阵交互的方法与装置
公开(公告)号：KR101110201B1
公开(公告)日：2012-02-15
申请号：KR1020070110144
申请日：2007-10-31
申请人： 삼성전자주식회사 , 연세대학교 산학협력단
发明人： 배슬기 , 한승희 , 이종혁 , 송홍엽 , 김대선 , 김준성
IPC分类号： H03M13/27 , H04L27/01
CPC分类号： H03M13/2775 , H03M13/2957 , H04L1/0071
摘要： 본 발명은 통신시스템에서 병렬구조 인터리빙 방법 및 장치에 관한 것으로, 통신시스템에서 병렬구조기반의 라틴방진 행렬을 이용한 인터리빙 방법에 있어서, 입력되는 정보 비트들을 병렬처리 차수(L)에 따라 서브블록으로 분리하는 과정과, 상기 병렬처리 차수(L)를 기설정된 임계치와 비교하는 과정과, 상기 병렬처리 차수(L)가 기설정된 임계치보다 클 시, 상기 병렬처리 차수(L)보다 작은 상수 크기의 라틴 방진 행렬을 크기의 라틴 방진 행렬로 확장하는 과정과, 상기 크기의 라틴 방진 행렬을 이용하여 각 서브블록으로 분리된 정보비트를 독출하여 인터리빙을 수행하는 과정을 포함하여, 인터리버를 최적화하기 위해 고려해야 할 경우의 수가 다른 인터리버에 비해 상당히 적은 이점이 있다. 또한 다른 충돌방지 인터리버와 거의 같은 성능을 보여 주며 특히 높은 신호 대 잡음비(E
b /N
o )에서 프레임 오류율(Frame Error Rate: FER)성능이 개선된다.
병렬 인터리빙, 서브블록, 라틴방진, 터보부호.

9. 发明授权

KR100899738B1 노드 메모리 기반의 ＬＤＰＣ 복호기 및 복호방법 有权
标题翻译：基于节点存储器的LDPC解码器和解码器
公开(公告)号：KR100899738B1
公开(公告)日：2009-05-27
申请号：KR1020060010263
申请日：2006-02-02
申请人： 삼성전자주식회사
发明人： 문준 , 배슬기 , 윤순영
IPC分类号： H04L1/00 , H03M13/11 , H04L1/12 , H04L1/16
CPC分类号： H03M13/116 , H03M13/1131 , H03M13/1137 , H03M13/6566
摘要： 본 발명은 노드 메모리 기반의 LDPC 복호기 및 복호 방법에 관한 것으로서, 이러한 본 발명은 무선 통신 시스템에서 저밀도 패리티 검사(LDPC) 부호 복호 장치에 있어서, 복수의 변수 노드(variable node)와 상기 복수의 변수 노드 각각에 대응되는 하나 이상의 체크 노드(check node) 사이의 각 에지를 통해 전송되는 메시지를 저장하는 에지 메모리와, 체크 노드 값을 저장하는 노드 메모리와, 상기 노드 메모리 및 상기 에지 메모리 중 적어도 하나에 저장된 정보를 사용하여 노드 프로세싱 동작을 수행하고, 상기 노드 프로세싱 동작을 수행하여 생성된 체크 노드 값을 상기 노드 메모리에 저장하고, 상기 노드 프로세싱 동작을 수행하여 생성된 메시지를 상기 에지 메모리에 저장하는 것을 특징으로 하는 노드 처리기를 포함하며, 상기 노드 처리기는, 미리 설정된 하나의 변수 노드와 상기 미리 설정된 하나의 변수 노드와 연결된 에지들의 체크 노드 출력(C2V) 메시지를 생성하고, 상기 생성된 체크 노드 출력 메시지를 사용하여 상기 미리 설정된 하나의 변수 노드의 에지에 연결된 변수 노드 출력(V2C) 메시지를 생성하고, 각 변수 노드별 상기 변수 노드 출력 메시지의 생성을 반복하는 것을 특징으로 한다.
LDPC, BLDPC, 복호기, 노드 메모리, 노드 처리기, 스위치

10. 发明公开

KR1020080090732A 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 有权
标题翻译：用于编码/解码通信系统中的密集型低密度发生器矩阵码的装置和方法
公开(公告)号：KR1020080090732A
公开(公告)日：2008-10-09
申请号：KR1020070033914
申请日：2007-04-05
申请人： 삼성전자주식회사 , 연세대학교 산학협력단
发明人： 배슬기 , 한승희 , 윤상보 , 송홍엽 , 김준성
IPC分类号： H03M13/11
CPC分类号： H03M13/1157 , H03M13/2707 , H03M13/6502
摘要： A method and an apparatus for encoding/decoding a concatenated low density generator matrix code in a communication system are provided to reduce hardware complexity for handling the LDGM code by encoding and decoding the LDGM code using a single decoder. A decoder includes an LDGM(Low Density Generator Matrix) decoder(511) and an interleaver(513). Received bits are delivered to the LDGM decoder. The LDGM decoder decodes the received bits corresponding to an inner parity check matrix and outputs the decoded result to the interleaver. The interleaver receives and interleaves the output signal from the LDGM decoder according to a predetermined interleaving scheme, and outputs the interleaved result to the LDGM decoder. The output signal from the interleaver is delivered to the LDGM decoder. The LDGM decoder decodes the output signal from the interleaver according to an external parity check matrix and outputs the decoded bits.
摘要翻译：提供一种用于在通信系统中编码/解码级联的低密度发生器矩阵码的方法和装置，以通过使用单个解码器对LDGM码进行编码和解码来降低用于处理LDGM码的硬件复杂度。解码器包括LDGM（低密度发生器矩阵）解码器（511）和交织器（513）。接收的位被传送到LDGM解码器。 LDGM解码器对与内部奇偶校验矩阵相对应的接收到的比特进行解码，并将解码结果输出到交织器。交织器根据预定的交织方案接收和交织来自LDGM解码器的输出信号，并将交错结果输出到LDGM解码器。来自交织器的输出信号被传送到LDGM解码器。 LDGM解码器根据外部奇偶校验矩阵解码来自交织器的输出信号，并输出解码的比特。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式